ਸਮਾਰਟਫ਼ੋਨਾਂ ਲਈ ARM ਚਿੱਪ ਫੈਬਰੀਕੇਸ਼ਨ ਤਕਨਾਲੋਜੀ
ਆਧੁਨਿਕ ਸਮਾਰਟਫ਼ੋਨਾਂ ਦਾ ਵਿਕਾਸ ਮੁੱਖ ਤੌਰ 'ਤੇ ਪ੍ਰੋਸੈਸਰਾਂ (SoCs/System-on-Chips) ਦੀ ਤਰੱਕੀ ਦੁਆਰਾ ਨਿਰਧਾਰਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਜੋ ਕਿ ਡਿਵਾਈਸ ਦੇ "ਦਿਮਾਗ" ਹਨ। ਬਹੁਤ ਸਾਰੇ ਪ੍ਰਸਿੱਧ SoCs—ਜਿਵੇਂ ਕਿ Snapdragon, Dimensity, Exynos, ਅਤੇ ਇੱਥੋਂ ਤੱਕ ਕਿ Apple Silicon—ਆਪਣੇ CPU ਨਿਰਦੇਸ਼ਾਂ ਅਤੇ ਡਿਜ਼ਾਈਨ ਲਈ ARM ਆਰਕੀਟੈਕਚਰ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ। ਹਾਲਾਂਕਿ, ਪ੍ਰਦਰਸ਼ਨ ਅਤੇ ਕੁਸ਼ਲਤਾ ਨਾ ਸਿਰਫ਼ ਆਰਕੀਟੈਕਚਰ ਦੁਆਰਾ ਸਗੋਂ ਫੈਬਰੀਕੇਸ਼ਨ ਤਕਨਾਲੋਜੀ ਦੁਆਰਾ ਵੀ ਨਿਰਧਾਰਤ ਕੀਤੀ ਜਾਂਦੀ ਹੈ: ਸੈਮੀਕੰਡਕਟਰ ਨਿਰਮਾਣ ਪ੍ਰਕਿਰਿਆ ਜੋ ਸਰਕਟ ਡਿਜ਼ਾਈਨਾਂ ਨੂੰ ਸਿਲੀਕਾਨ ਵੇਫਰਾਂ 'ਤੇ ਭੌਤਿਕ ਚਿਪਸ ਵਿੱਚ ਬਦਲਦੀ ਹੈ। ਇਹ ਲੇਖ ਚਰਚਾ ਕਰਦਾ ਹੈ ਕਿ ਸਮਾਰਟਫ਼ੋਨਾਂ ਲਈ ARM-ਅਧਾਰਤ ਚਿੱਪ ਫੈਬਰੀਕੇਸ਼ਨ ਤਕਨਾਲੋਜੀ ਕਿਵੇਂ ਵਿਕਸਤ ਹੋਈ ਹੈ, ਪ੍ਰਕਿਰਿਆ ਕਿਵੇਂ ਕੰਮ ਕਰਦੀ ਹੈ, ਅਤੇ 7nm, 5nm, 4nm, ਅਤੇ 3nm ਵਰਗੇ ਨੋਡ ਇੰਨੇ ਮਹੱਤਵਪੂਰਨ ਕਿਉਂ ਹੋ ਗਏ ਹਨ।
1. ARM: ਆਰਕੀਟੈਕਚਰ ਬਨਾਮ "ARM ਚਿੱਪ"
ਪਹਿਲਾਂ, ਆਓ ਸਪੱਸ਼ਟ ਕਰੀਏ: ARM ਇੱਕ ਚਿੱਪ ਨਿਰਮਾਤਾ ਨਹੀਂ ਹੈ। ARM (Arm Ltd.) ਮੁੱਖ ਤੌਰ 'ਤੇ ਇੰਸਟ੍ਰਕਸ਼ਨ ਸੈੱਟ ਆਰਕੀਟੈਕਚਰ (ISAs) ਅਤੇ IP ਕੋਰ ਜਿਵੇਂ ਕਿ Cortex-A (ਐਪਲੀਕੇਸ਼ਨ CPUs), Cortex-X (ਉੱਚ-ਪ੍ਰਦਰਸ਼ਨ), Cortex-R (ਰੀਅਲ-ਟਾਈਮ), ਅਤੇ Mali GPUs (ਕੁਝ SoCs ਵਿੱਚ) ਡਿਜ਼ਾਈਨ ਕਰਦਾ ਹੈ। ਫਿਰ Qualcomm, MediaTek, Samsung, ਅਤੇ Apple ਵਰਗੀਆਂ ਕੰਪਨੀਆਂ:
- ਲਾਇਸੈਂਸਿੰਗ ਏਆਰਐਮ ਆਰਕੀਟੈਕਚਰ,
- ਇਸਨੂੰ ਹੋਰ ਹਿੱਸਿਆਂ (GPU, ISP, NPU, ਮਾਡਮ, ਕੈਸ਼, ਇੰਟਰਕਨੈਕਸ਼ਨ) ਨਾਲ ਜੋੜੋ,
- ਅਤੇ ਇਸਨੂੰ TSMC ਜਾਂ Samsung Foundry ਵਰਗੀਆਂ ਫਾਊਂਡਰੀਆਂ ਰਾਹੀਂ ਪੈਦਾ ਕਰੋ।
ਇਸ ਲਈ ਜਦੋਂ ਲੋਕ "ARM ਚਿੱਪ" ਕਹਿੰਦੇ ਹਨ, ਤਾਂ ਉਹਨਾਂ ਦਾ ਮਤਲਬ ਆਮ ਤੌਰ 'ਤੇ ਇੱਕ ਸਮਾਰਟਫੋਨ SoC ਹੁੰਦਾ ਹੈ ਜੋ ARM ISA ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ, ਜਦੋਂ ਕਿ ਨਿਰਮਾਣ ਪ੍ਰਕਿਰਿਆ ਇੱਕ ਸੈਮੀਕੰਡਕਟਰ ਫਾਊਂਡਰੀ ਦੁਆਰਾ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।
2. ਫੈਬਰੀਕੇਸ਼ਨ ਤਕਨਾਲੋਜੀ ਕਿਉਂ ਮਹੱਤਵਪੂਰਨ ਹੈ?
ਫੈਬਰੀਕੇਸ਼ਨ ਤਕਨਾਲੋਜੀ, ਜਿਸਨੂੰ ਅਕਸਰ ਪ੍ਰੋਸੈਸ ਨੋਡ (ਜਿਵੇਂ ਕਿ 7 nm, 5 nm, 3 nm) ਕਿਹਾ ਜਾਂਦਾ ਹੈ, ਤਿੰਨ ਮੁੱਖ ਚੀਜ਼ਾਂ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਦੀ ਹੈ:
1. ਪ੍ਰਦਰਸ਼ਨ: ਛੋਟੇ ਟਰਾਂਜ਼ਿਸਟਰ ਆਮ ਤੌਰ 'ਤੇ ਤੇਜ਼ੀ ਨਾਲ ਬਦਲ ਸਕਦੇ ਹਨ।
2. ਪਾਵਰ ਕੁਸ਼ਲਤਾ: ਲੀਕੇਜ ਅਤੇ ਵੋਲਟੇਜ ਦੀਆਂ ਜ਼ਰੂਰਤਾਂ ਨੂੰ ਘਟਾਇਆ ਜਾ ਸਕਦਾ ਹੈ, ਹਾਲਾਂਕਿ ਹਮੇਸ਼ਾ ਰੇਖਿਕ ਤੌਰ 'ਤੇ ਨਹੀਂ।
3. ਘਣਤਾ: ਪ੍ਰਤੀ ਯੂਨਿਟ ਖੇਤਰ ਵਿੱਚ ਵਧੇਰੇ ਟਰਾਂਜ਼ਿਸਟਰ; ਵੱਡੇ ਕੈਸ਼, ਵਧੇਰੇ ਗੁੰਝਲਦਾਰ CPU, ਵਿਸ਼ਾਲ GPU, ਅਤੇ ਵਧੇਰੇ ਸ਼ਕਤੀਸ਼ਾਲੀ AI ਐਕਸਲੇਟਰ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਣਾ।
ਹਾਲਾਂਕਿ, "nm" ਨੰਬਰ ਹੁਣ ਇੱਕ ਵੀ ਭੌਤਿਕ ਟਰਾਂਜ਼ਿਸਟਰ ਦੇ ਆਕਾਰ ਨੂੰ ਨਹੀਂ ਦਰਸਾਉਂਦਾ ਜਿਵੇਂ ਕਿ ਇਹ ਪਹਿਲਾਂ ਕਰਦਾ ਸੀ। ਇਹ ਲਿਥੋਗ੍ਰਾਫੀ ਤਕਨਾਲੋਜੀਆਂ, ਡਿਜ਼ਾਈਨ ਨਿਯਮਾਂ, ਅਤੇ ਘਣਤਾ/ਕੁਸ਼ਲਤਾ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਸਮੂਹ ਨਾਲ ਸਬੰਧਤ ਇੱਕ ਨੋਡ ਅਹੁਦਾ ਹੈ।
3. ਸਮਾਰਟਫੋਨ SoC ਨਿਰਮਾਣ ਦੇ ਮੁੱਖ ਪੜਾਅ
ਆਮ ਤੌਰ 'ਤੇ, ਚਿੱਪ ਡਿਜ਼ਾਈਨ ਤੋਂ ਸਮਾਰਟਫੋਨ ਉਤਪਾਦ ਤੱਕ ਦਾ ਸਫ਼ਰ ਕਈ ਪੜਾਵਾਂ ਵਿੱਚੋਂ ਲੰਘਦਾ ਹੈ:
a) ਡਿਜ਼ਾਈਨ ਅਤੇ ਤਸਦੀਕ
SoC ਵਿਕਰੇਤਾ IP ਬਲਾਕ (CPU, GPU, NPU) ਡਿਜ਼ਾਈਨ ਕਰਦੇ ਹਨ, ਫਿਰ ਸਿਮੂਲੇਸ਼ਨ, ਫੰਕਸ਼ਨਲ ਵੈਰੀਫਿਕੇਸ਼ਨ, ਟਾਈਮਿੰਗ ਵੈਰੀਫਿਕੇਸ਼ਨ (STA), ਅਤੇ ਫਿਜ਼ੀਕਲ ਸਾਈਨ-ਆਫ (DRC/LVS) ਕਰਦੇ ਹਨ। ਡਿਜ਼ਾਈਨ ਟਾਰਗੇਟ ਨੋਡ ਦੀ ਪ੍ਰਕਿਰਿਆ ਡਿਜ਼ਾਈਨ ਕਿੱਟ (PDK) ਦੇ ਅਨੁਕੂਲ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।
ਅ) ਟੇਪ-ਆਊਟ
ਟੇਪ-ਆਊਟ ਉਹ ਬਿੰਦੂ ਹੈ ਜਿੱਥੇ ਅੰਤਿਮ ਡਿਜ਼ਾਈਨ ਨੂੰ ਮਾਸਕ ਸੈੱਟ (ਫੋਟੋਮਾਸਕ) ਬਣਾਉਣ ਲਈ ਫਾਊਂਡਰੀ ਨੂੰ ਭੇਜਿਆ ਜਾਂਦਾ ਹੈ। ਇਹ ਇੱਕ ਮਹਿੰਗਾ ਅਤੇ ਜੋਖਮ ਭਰਿਆ ਪੜਾਅ ਹੈ: ਟੇਪ-ਆਊਟ ਤੋਂ ਬਾਅਦ ਡਿਜ਼ਾਈਨ ਸੋਧਾਂ ਦਾ ਮਤਲਬ ਮਹੱਤਵਪੂਰਨ ਲਾਗਤਾਂ ਅਤੇ ਸਮਾਂ-ਸਾਰਣੀ ਵਿੱਚ ਦੇਰੀ ਹੋ ਸਕਦੀ ਹੈ।
c) ਵੇਫਰ ਉਤਪਾਦਨ: ਫਰੰਟ-ਐਂਡ-ਆਫ-ਲਾਈਨ (FEOL)
FEOL ਇੱਕ ਵੇਫਰ ਉੱਤੇ ਟਰਾਂਜਿਸਟਰਾਂ ਦਾ ਗਠਨ ਹੈ - ਡੋਪਿੰਗ, ਚੈਨਲ ਗਠਨ, ਗੇਟ ਗਠਨ, ਆਈਸੋਲੇਸ਼ਨ, ਅਤੇ ਇਸ ਤਰ੍ਹਾਂ ਦੇ ਹੋਰ ਬਹੁਤ ਕੁਝ ਤੋਂ। ਆਧੁਨਿਕ ਯੁੱਗ ਵਿੱਚ, ਟਰਾਂਜਿਸਟਰ ਬਣਤਰ ਪਲੇਨਰ ਤੋਂ ਫਿਨਐਫਈਟੀ (ਫਿਨ) ਤੱਕ ਵਿਕਸਤ ਹੋਏ ਹਨ ਅਤੇ GAAFET (ਗੇਟ-ਆਲ-ਅਰਾਊਂਡ) ਵੱਲ ਵਧ ਰਹੇ ਹਨ।
d) ਇੰਟਰਕਨੈਕਸ਼ਨ: ਬੈਕ-ਐਂਡ-ਆਫ-ਲਾਈਨ (BEOL)
ਇੱਕ ਵਾਰ ਜਦੋਂ ਟਰਾਂਜ਼ਿਸਟਰ ਇਕੱਠੇ ਹੋ ਜਾਂਦੇ ਹਨ, ਤਾਂ ਟਰਾਂਜ਼ਿਸਟਰਾਂ ਨੂੰ ਇੱਕ ਸਰਕਟ ਵਿੱਚ ਜੋੜਨ ਲਈ ਸਟੈਕਡ ਧਾਤ ਦੀਆਂ ਪਰਤਾਂ (ਤਾਂਬਾ/ਘੱਟ-ਕੇ ਡਾਈਇਲੈਕਟ੍ਰਿਕ) ਜੋੜੀਆਂ ਜਾਂਦੀਆਂ ਹਨ। ਆਧੁਨਿਕ SoCs ਵਿੱਚ, ਸੰਘਣੇ ਡੇਟਾ ਰੂਟਿੰਗ ਦੀਆਂ ਜ਼ਰੂਰਤਾਂ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਧਾਤ ਦੀਆਂ ਪਰਤਾਂ ਦੀ ਗਿਣਤੀ ਕਾਫ਼ੀ ਵੱਡੀ ਹੋ ਸਕਦੀ ਹੈ।
e) ਡਾਈਸਿੰਗ, ਪੈਕੇਜਿੰਗ, ਅਤੇ ਟੈਸਟਿੰਗ
ਵੇਫਰਾਂ ਨੂੰ ਡਾਈਜ਼ ਵਿੱਚ ਕੱਟਿਆ ਜਾਂਦਾ ਹੈ ਅਤੇ ਫਿਰ ਪੈਕ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਸਮਾਰਟਫ਼ੋਨਾਂ ਲਈ, ਪੈਕੇਜਿੰਗ ਵਿੱਚ ਇਹ ਸਮਰਥਨ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ:
- ਸੰਖੇਪ ਆਕਾਰ,
- ਗਰਮੀ ਦਾ ਨਿਕਾਸ,
- ਉੱਚ ਸਿਗਨਲ ਇਕਸਾਰਤਾ,
- ਘੱਟ ਬਿਜਲੀ ਦੀ ਖਪਤ।
ਫਲਿੱਪ-ਚਿੱਪ, ਵੇਫਰ-ਲੈਵਲ ਪੈਕੇਜਿੰਗ, ਅਤੇ ਪੀਓਪੀ (ਪੈਕੇਜ-ਆਨ-ਪੈਕੇਜ) ਏਕੀਕਰਣ ਵਰਗੀਆਂ ਤਕਨੀਕਾਂ ਅਕਸਰ ਵਰਤੀਆਂ ਜਾਂਦੀਆਂ ਹਨ।
4. ਲਿਥੋਗ੍ਰਾਫੀ: ਟਰਾਂਜ਼ਿਸਟਰਾਂ ਨੂੰ ਸੁੰਗੜਨ ਦੀ ਕੁੰਜੀ
ਲਿਥੋਗ੍ਰਾਫੀ ਲਾਈਟ ਅਤੇ ਫੋਟੋਰੋਸਿਸਟ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਇੱਕ ਵੇਫਰ ਉੱਤੇ ਸਰਕਟ ਪੈਟਰਨਾਂ ਨੂੰ "ਪ੍ਰਿੰਟਿੰਗ" ਕਰਨ ਦੀ ਪ੍ਰਕਿਰਿਆ ਹੈ। ਪ੍ਰਿੰਟ ਕਰਨ ਵਾਲੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਜਿੰਨੀਆਂ ਛੋਟੀਆਂ ਹੋਣਗੀਆਂ, ਪ੍ਰਕਿਰਿਆ ਓਨੀ ਹੀ ਔਖੀ ਹੋਵੇਗੀ।
ਡੀਯੂਵੀ ਬਨਾਮ ਈਯੂਵੀ
- DUV (ਡੀਪ ਅਲਟਰਾਵਾਇਲਟ) 193 nm ਦੀ ਤਰੰਗ-ਲੰਬਾਈ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ। ਛੋਟੇ ਨੋਡਾਂ ਲਈ, DUV ਨੂੰ ਗੁੰਝਲਦਾਰ ਅਤੇ ਮਹਿੰਗੀਆਂ ਮਲਟੀਪੈਟਰਨਿੰਗ ਤਕਨੀਕਾਂ (ਡਬਲ, ਟ੍ਰਿਪਲ, ਕਵਾਡ੍ਰਪਲ ਪੈਟਰਨਿੰਗ) ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।
– EUV (ਐਕਸਟ੍ਰੀਮ ਅਲਟਰਾਵਾਇਲਟ) 13,5 nm ਦੀ ਤਰੰਗ-ਲੰਬਾਈ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ। EUV ਬਹੁਤ ਛੋਟੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੀ ਛਪਾਈ ਨੂੰ ਸਰਲ ਬਣਾਉਂਦਾ ਹੈ, ਮਲਟੀਪੈਟਰਨਿੰਗ ਕਦਮਾਂ ਦੀ ਗਿਣਤੀ ਘਟਾਉਂਦਾ ਹੈ, ਸ਼ੁੱਧਤਾ ਵਧਾਉਂਦਾ ਹੈ, ਅਤੇ ਸੰਭਾਵੀ ਤੌਰ 'ਤੇ ਉਪਜ ਵਿੱਚ ਸੁਧਾਰ ਕਰਦਾ ਹੈ—ਹਾਲਾਂਕਿ ਉਪਕਰਣਾਂ ਦੀ ਲਾਗਤ ਬਹੁਤ ਜ਼ਿਆਦਾ ਹੈ।
ਸ਼ੁਰੂਆਤੀ 7nm ਨੋਡ DUV ਮਲਟੀਪੈਟਰਨਿੰਗ 'ਤੇ ਬਹੁਤ ਜ਼ਿਆਦਾ ਨਿਰਭਰ ਕਰਦੇ ਸਨ, ਜਦੋਂ ਕਿ 5nm ਅਤੇ 3nm ਵਧੇਰੇ ਨਾਜ਼ੁਕ ਪਰਤਾਂ ਵਿੱਚ EUV 'ਤੇ ਵੱਧ ਤੋਂ ਵੱਧ ਨਿਰਭਰ ਕਰਦੇ ਸਨ।
5. ਟਰਾਂਜਿਸਟਰ ਢਾਂਚੇ ਦਾ ਵਿਕਾਸ: ਪਲੈਨਰ → ਫਿਨਫੇਟ → GAAFET
ਯੋਜਨਾਕਾਰ
ਪਲੇਨਰ ਟਰਾਂਜ਼ਿਸਟਰ ਲਗਭਗ 28 nm–20 nm ਤੱਕ ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਸਨ। ਜਿਵੇਂ-ਜਿਵੇਂ ਟਰਾਂਜ਼ਿਸਟਰ ਛੋਟੇ ਹੁੰਦੇ ਗਏ, ਚੈਨਲ ਦਾ ਗੇਟ ਕੰਟਰੋਲ ਕਮਜ਼ੋਰ ਹੋ ਗਿਆ ਅਤੇ ਲੀਕੇਜ ਵਧ ਗਿਆ।
FinFET
FinFETs "ਫਿਨਸ" ਪੇਸ਼ ਕਰਦੇ ਹਨ ਤਾਂ ਜੋ ਗੇਟ ਚੈਨਲ ਨੂੰ ਕਈ ਪਾਸਿਆਂ ਤੋਂ ਕੰਟਰੋਲ ਕਰ ਸਕੇ। ਇਹ ਇਲੈਕਟ੍ਰੋਸਟੈਟਿਕ ਕੰਟਰੋਲ ਨੂੰ ਬਿਹਤਰ ਬਣਾਉਂਦਾ ਹੈ ਅਤੇ ਲੀਕੇਜ ਨੂੰ ਦਬਾਉਂਦਾ ਹੈ। 16/14 nm ਤੋਂ 4 nm ਰੇਂਜ ਵਿੱਚ ਬਹੁਤ ਸਾਰੇ ਪ੍ਰਸਿੱਧ ਸਮਾਰਟਫੋਨ SoCs ਅਜੇ ਵੀ FinFETs 'ਤੇ ਅਧਾਰਤ ਹਨ।
GAAFET (ਗੇਟ-ਆਲ-ਅਰਾਊਂਡ)
GAAFETs ਚੈਨਲ ਨੂੰ ਪੂਰੀ ਤਰ੍ਹਾਂ ਕਵਰ ਕਰਦੇ ਹਨ (ਜਿਵੇਂ ਕਿ, ਨੈਨੋਸ਼ੀਟਾਂ), ਬਹੁਤ ਛੋਟੇ ਆਕਾਰਾਂ 'ਤੇ ਬਿਹਤਰ ਨਿਯੰਤਰਣ ਪ੍ਰਦਾਨ ਕਰਦੇ ਹਨ। GAAFETs ਵਿੱਚ ਤਬਦੀਲੀ ਅਗਲੀ ਪੀੜ੍ਹੀ ਦੇ ਨੋਡਾਂ ਲਈ ਇੱਕ ਮਹੱਤਵਪੂਰਨ ਕਦਮ ਹੈ ਕਿਉਂਕਿ FinFETs ਆਪਣੀਆਂ ਸਕੇਲਿੰਗ ਸੀਮਾਵਾਂ ਤੱਕ ਪਹੁੰਚਣਾ ਸ਼ੁਰੂ ਕਰਦੇ ਹਨ।
ਸਮਾਰਟਫੋਨ ARM ਚਿਪਸ ਲਈ, GAAFET ਦੇ ਫਾਇਦੇ ਪਾਵਰ ਕੁਸ਼ਲਤਾ ਵਿੱਚ ਮਹਿਸੂਸ ਕੀਤੇ ਜਾਣਗੇ—ਬੈਟਰੀ ਲਾਈਫ ਲਈ ਮਹੱਤਵਪੂਰਨ—ਅਤੇ ਭਾਰੀ ਭਾਰ (ਗੇਮਿੰਗ, ਔਨ-ਡਿਵਾਈਸ AI, 4K/8K ਵੀਡੀਓ ਰਿਕਾਰਡਿੰਗ) ਦੇ ਅਧੀਨ ਪ੍ਰਦਰਸ਼ਨ ਸਥਿਰਤਾ ਵਿੱਚ।
6. ਸਮਾਰਟਫੋਨ SoC 'ਤੇ ਪ੍ਰੋਸੈਸ ਨੋਡ
ਜਦੋਂ ਕਿ ਵੇਰਵੇ ਫਾਊਂਡਰੀਆਂ ਵਿਚਕਾਰ ਵੱਖੋ-ਵੱਖਰੇ ਹੁੰਦੇ ਹਨ, ਆਮ ਰੁਝਾਨ ਇਸ ਪ੍ਰਕਾਰ ਹਨ:
7 nm ਅਤੇ ਇਸਦੇ ਡੈਰੀਵੇਟਿਵਜ਼
ਇਹ ਨੋਡ 10nm/12nm ਦੇ ਮੁਕਾਬਲੇ ਘਣਤਾ ਅਤੇ ਕੁਸ਼ਲਤਾ ਵਿੱਚ ਇੱਕ ਮਹੱਤਵਪੂਰਨ ਛਾਲ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। ਬਹੁਤ ਸਾਰੇ 7nm SoCs ਬਿਹਤਰ GPU ਪ੍ਰਦਰਸ਼ਨ ਅਤੇ ਵਧੇਰੇ ਗੁੰਝਲਦਾਰ ਮਾਡਮ ਏਕੀਕਰਨ ਲਈ ਰਾਹ ਪੱਧਰਾ ਕਰਦੇ ਹਨ।
5 ਐਨਐਮ / 4 ਐਨਐਮ
5nm ਨੂੰ EUV ਅਪਣਾਉਣਾ ਵਧੇਰੇ ਵਿਆਪਕ ਹੁੰਦਾ ਦੇਖਣ ਨੂੰ ਮਿਲ ਰਿਹਾ ਹੈ। "4nm" ਅਕਸਰ 5nm ਤੋਂ ਵੱਧ ਸੁਧਾਰਾਂ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ ਜਿਸ ਵਿੱਚ ਘਣਤਾ, ਪ੍ਰਦਰਸ਼ਨ, ਜਾਂ ਕੁਸ਼ਲਤਾ ਅਨੁਕੂਲਤਾ ਵਿੱਚ ਸੁਧਾਰ ਹੁੰਦਾ ਹੈ। ਇਸ ਯੁੱਗ ਵਿੱਚ, ਕੰਪਿਊਟੇਸ਼ਨਲ ਕੈਮਰਾ ਪ੍ਰੋਸੈਸਿੰਗ ਅਤੇ ਲਾਈਟਵੇਟ ਔਨ-ਡਿਵਾਈਸ ਜਨਰੇਟਿਵ AI ਦੀ ਮੰਗ ਦੇ ਕਾਰਨ NPU/AI ਐਕਸਲੇਟਰ ਤੇਜ਼ੀ ਨਾਲ ਵਧ ਰਹੇ ਹਨ।
3 nm
3nm ਪਾਵਰ ਕੁਸ਼ਲਤਾ ਅਤੇ ਘਣਤਾ ਲਈ ਇੱਕ ਮਹੱਤਵਪੂਰਨ ਮੀਲ ਪੱਥਰ ਹੈ। ਹਾਲਾਂਕਿ, ਨਿਰਮਾਣ ਲਾਗਤਾਂ ਵੱਧ ਰਹੀਆਂ ਹਨ, ਡਿਜ਼ਾਈਨ ਦੀ ਗੁੰਝਲਤਾ ਵਧ ਰਹੀ ਹੈ, ਅਤੇ ਥਰਮਲ ਪ੍ਰਬੰਧਨ ਤੇਜ਼ੀ ਨਾਲ ਮਹੱਤਵਪੂਰਨ ਹੁੰਦਾ ਜਾ ਰਿਹਾ ਹੈ ਕਿਉਂਕਿ ਸੰਘਣੇ ਟਰਾਂਜ਼ਿਸਟਰ ਥਰਮਲ ਚੁਣੌਤੀਆਂ ਨੂੰ ਵਧਾਉਂਦੇ ਹਨ।
7. ਉਪਜ, ਬਿਨ, ਅਤੇ ਇੰਨੇ ਸਾਰੇ ਚਿੱਪ ਰੂਪ ਕਿਉਂ ਹਨ
ਵੱਡੇ ਪੱਧਰ 'ਤੇ ਉਤਪਾਦਨ ਵਿੱਚ, ਵੇਫਰ 'ਤੇ ਸਾਰੇ ਡਾਈ ਸੰਪੂਰਨ ਨਹੀਂ ਹੁੰਦੇ। ਉਪਜ ਚਿਪਸ ਦਾ ਪ੍ਰਤੀਸ਼ਤ ਹੈ ਜੋ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਪਾਸ ਕਰਦੇ ਹਨ। ਫਾਊਂਡਰੀ ਅਤੇ SoC ਵਿਕਰੇਤਾ ਹੇਠ ਲਿਖੇ ਕੰਮ ਕਰਦੇ ਹਨ:
- ਵੇਫਰ ਸੌਰਟ ਅਤੇ ਫੰਕਸ਼ਨਲ ਟੈਸਟਿੰਗ,
- ਬਾਰੰਬਾਰਤਾ/ਵੋਲਟੇਜ ਸਮਰੱਥਾ ਦੇ ਆਧਾਰ 'ਤੇ ਗੁਣਵੱਤਾ ਸਮੂਹ (ਬਾਈਨਿੰਗ),
- ਕਈ ਵਾਰ ਵੱਖ-ਵੱਖ ਰੂਪਾਂ ਨੂੰ ਵੇਚਣ ਲਈ ਕੁਝ ਯੂਨਿਟਾਂ (ਜਿਵੇਂ ਕਿ ਕੁਝ GPU ਕਲੱਸਟਰ) ਨੂੰ ਅਯੋਗ ਕਰ ਦਿੰਦੇ ਹਨ।
ਇਹੀ ਕਾਰਨ ਹੈ ਕਿ ਬਾਜ਼ਾਰ ਵਿੱਚ SoCs ਦੇ ਕਈ ਸੰਸਕਰਣ ਹਨ ਜੋ ਇੱਕੋ ਜਿਹੇ ਹਨ ਪਰ ਵੱਖ-ਵੱਖ ਪ੍ਰਦਰਸ਼ਨ ਰੱਖਦੇ ਹਨ, ਜਾਂ "ਪਲੱਸ/ਪ੍ਰੋ" ਸੰਸਕਰਣ ਜੋ ਉੱਚ ਗੁਣਵੱਤਾ ਵਾਲੇ ਡੱਬਿਆਂ ਤੋਂ ਆਉਂਦੇ ਹਨ।
8. ਸਮਾਰਟਫ਼ੋਨਾਂ ਵਿੱਚ ARM ਆਰਕੀਟੈਕਚਰ ਡਿਜ਼ਾਈਨ 'ਤੇ ਨਿਰਮਾਣ ਦਾ ਪ੍ਰਭਾਵ
ਫੈਬਰੀਕੇਸ਼ਨ ਤਕਨਾਲੋਜੀ ਪ੍ਰਭਾਵਿਤ ਕਰਦੀ ਹੈ ਕਿ ਵਿਕਰੇਤਾ ARM ਕੋਰ ਸੰਰਚਨਾਵਾਂ ਨੂੰ ਕਿਵੇਂ ਡਿਜ਼ਾਈਨ ਕਰਦੇ ਹਨ, ਜਿਵੇਂ ਕਿ big.LITTLE ਜਾਂ DynamIQ: ਉੱਚ-ਪ੍ਰਦਰਸ਼ਨ ਵਾਲੇ ਕੋਰ ਅਤੇ ਘੱਟ-ਪਾਵਰ ਕੋਰ ਦਾ ਸੁਮੇਲ। ਵਧੇਰੇ ਉੱਨਤ ਨੋਡਾਂ ਦੇ ਨਾਲ:
- ਉੱਚ ਪ੍ਰਦਰਸ਼ਨ ਵਾਲੇ ਕੋਰ ਇੱਕੋ ਪਾਵਰ 'ਤੇ ਤੇਜ਼ੀ ਨਾਲ ਚੱਲ ਸਕਦੇ ਹਨ,
- ਕੁਸ਼ਲ ਕੋਰ ਹਲਕੇ ਕੰਮਾਂ ਲਈ ਵਧੇਰੇ ਕਿਫ਼ਾਇਤੀ ਹੋ ਸਕਦੇ ਹਨ,
- ਡਾਈ ਨੂੰ ਬਹੁਤ ਜ਼ਿਆਦਾ ਵੱਡਾ ਕੀਤੇ ਬਿਨਾਂ ਕੈਸ਼ ਨੂੰ ਵੱਡਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ,
- ਕੈਮਰਾ ਪ੍ਰੋਸੈਸਿੰਗ, ਵੌਇਸ ਅਤੇ ਜਨਰੇਟਿਵ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਲਈ AI ਐਕਸਲੇਟਰ ਜੋੜੇ ਜਾ ਸਕਦੇ ਹਨ।
ਪਰ ਛੋਟੇ ਨੋਡ ਵੀ ਚੁਣੌਤੀਆਂ ਲਿਆਉਂਦੇ ਹਨ: ਕੁਝ ਖਾਸ ਸਥਿਤੀਆਂ ਵਿੱਚ ਲੀਕੇਜ, ਨਿਰਮਾਣ ਭਿੰਨਤਾਵਾਂ, ਅਤੇ ਵਧੇਰੇ ਸਖ਼ਤ ਪਾਵਰ ਡਿਲੀਵਰੀ ਡਿਜ਼ਾਈਨ ਜ਼ਰੂਰਤਾਂ।
9. ਪੈਕੇਜਿੰਗ ਅਤੇ ਏਕੀਕਰਨ: ਸਿਰਫ਼ "nm" ਨਹੀਂ
ਸਮਾਰਟਫ਼ੋਨਾਂ ਦੀ ਤਰੱਕੀ ਸਿਰਫ਼ ਛੋਟੇ ਟਰਾਂਜ਼ਿਸਟਰਾਂ 'ਤੇ ਹੀ ਨਹੀਂ, ਸਗੋਂ ਸਿਸਟਮ ਏਕੀਕਰਨ 'ਤੇ ਵੀ ਨਿਰਭਰ ਕਰਦੀ ਹੈ:
- ਜਗ੍ਹਾ ਬਚਾਉਣ ਲਈ SoC ਦੇ ਉੱਪਰ DRAM ਨੂੰ ਸਟੈਕ ਕਰਨ ਲਈ PoP (ਪੈਕੇਜ-ਆਨ-ਪੈਕੇਜ)।
- ਉੱਨਤ ਪੈਕੇਜਿੰਗ ਸਿਗਨਲ ਮਾਰਗ, ਬੈਂਡਵਿਡਥ ਅਤੇ ਕੁਸ਼ਲਤਾ ਨੂੰ ਬਿਹਤਰ ਬਣਾਉਣ ਵਿੱਚ ਮਦਦ ਕਰਦੀ ਹੈ।
- ਪਾਵਰ ਅਤੇ ਥਰਮਲ ਡਿਜ਼ਾਈਨ (ਪਾਵਰ/ਥਰਮਲ ਡਿਜ਼ਾਈਨ) ਨਿਰੰਤਰ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ, ਖਾਸ ਕਰਕੇ ਗੇਮਿੰਗ ਅਤੇ ਲੰਬੀ ਵੀਡੀਓ ਰਿਕਾਰਡਿੰਗ ਲਈ।
ਜਦੋਂ ਕਿ ਪੀਸੀ/ਸਰਵਰ ਦੀ ਦੁਨੀਆ ਵਿੱਚ ਚਿਪਲੇਟ ਵਰਗੇ ਸੰਕਲਪ ਪ੍ਰਸਿੱਧੀ ਪ੍ਰਾਪਤ ਕਰ ਰਹੇ ਹਨ, ਸਪੇਸ ਦੀਆਂ ਕਮੀਆਂ, ਲਾਗਤ ਦੀਆਂ ਕਮੀਆਂ ਅਤੇ ਸਖ਼ਤ ਬਿਜਲੀ ਜ਼ਰੂਰਤਾਂ ਦੇ ਕਾਰਨ ਸਮਾਰਟਫ਼ੋਨਾਂ ਵਿੱਚ ਉਹਨਾਂ ਨੂੰ ਲਾਗੂ ਕਰਨਾ ਵਧੇਰੇ ਚੁਣੌਤੀਪੂਰਨ ਹੈ। ਫਿਰ ਵੀ, ਉਦਯੋਗ ਵਧਦੀ ਬੁੱਧੀਮਾਨ ਏਕੀਕਰਨ ਲਈ ਖੁੱਲ੍ਹਾ ਰਹਿੰਦਾ ਹੈ।
10 ਕੇਸਿਮਪੁਲਨ
ਫੈਬਰੀਕੇਸ਼ਨ ਤਕਨਾਲੋਜੀ ਉਹ ਨੀਂਹ ਹੈ ਜੋ ਸਮਾਰਟਫੋਨਾਂ ਵਿੱਚ ARM-ਅਧਾਰਿਤ ਚਿਪਸ ਨੂੰ ਤੇਜ਼ੀ ਨਾਲ, ਪਾਵਰ-ਕੁਸ਼ਲ, ਅਤੇ ਵਿਸ਼ੇਸ਼ਤਾ-ਅਮੀਰ ਬਣਾਉਣ ਦੇ ਯੋਗ ਬਣਾਉਂਦੀ ਹੈ। DUV ਤੋਂ EUV ਲਿਥੋਗ੍ਰਾਫੀ ਤੱਕ, ਪਲੇਨਰ ਟਰਾਂਜਿਸਟਰਾਂ ਤੋਂ FinFET ਤੱਕ GAAFET ਤੱਕ, ਹਰੇਕ ਪ੍ਰਕਿਰਿਆ ਛਾਲ SoC ਸਮਰੱਥਾਵਾਂ ਵਿੱਚ ਮਹੱਤਵਪੂਰਨ ਬਦਲਾਅ ਲਿਆਉਂਦੀ ਹੈ: ਗੇਮਿੰਗ ਪ੍ਰਦਰਸ਼ਨ, ਕੰਪਿਊਟੇਸ਼ਨਲ ਕੈਮਰਾ ਗੁਣਵੱਤਾ, ਡਿਵਾਈਸ 'ਤੇ AI, ਅਤੇ ਬੈਟਰੀ ਕੁਸ਼ਲਤਾ। ਪਰ "nm" ਨੰਬਰ ਦੇ ਪਿੱਛੇ ਇੱਕ ਗੁੰਝਲਦਾਰ ਹਕੀਕਤ ਹੈ—ਉੱਚ ਮਾਸਕ ਲਾਗਤਾਂ, ਉਪਜ ਚੁਣੌਤੀਆਂ, ਥਰਮਲ ਡਿਜ਼ਾਈਨ, ਅਤੇ ਟਰਾਂਜਿਸਟਰ ਭੌਤਿਕ ਵਿਗਿਆਨ ਦੀਆਂ ਸੀਮਾਵਾਂ। ਅੱਗੇ ਦੇਖਦੇ ਹੋਏ, ਵਧੇਰੇ ਉੱਨਤ ਨੋਡਾਂ, ਵਧਦੀ ਕੁਸ਼ਲ ARM ਆਰਕੀਟੈਕਚਰ ਡਿਜ਼ਾਈਨ, ਅਤੇ ਪੈਕੇਜਿੰਗ ਨਵੀਨਤਾਵਾਂ ਦਾ ਸੁਮੇਲ ਸਮਾਰਟਫੋਨ ਦੀ ਅਗਲੀ ਪੀੜ੍ਹੀ ਨੂੰ ਆਕਾਰ ਦੇਣਾ ਜਾਰੀ ਰੱਖੇਗਾ।
ਜੇ ਤੁਸੀਂ ਚਾਹੋ, ਤਾਂ ਮੈਂ TSMC ਬਨਾਮ Samsung Foundry ਦੀਆਂ ਭੂਮਿਕਾਵਾਂ ਦੀ ਤੁਲਨਾ ਕਰਨ ਲਈ ਇੱਕ ਸਮਰਪਿਤ ਭਾਗ ਜੋੜ ਸਕਦਾ ਹਾਂ, ਜਾਂ ਲੋੜ ਅਨੁਸਾਰ ਲੇਖ ਦਾ ਇੱਕ ਹੋਰ ਤਕਨੀਕੀ ਸੰਸਕਰਣ (BEOL, low-k, ਪਰਿਵਰਤਨਸ਼ੀਲਤਾ, IR ਡ੍ਰੌਪ, ਅਤੇ ਘੜੀ/ਪਾਵਰ ਗੇਟਿੰਗ 'ਤੇ ਚਰਚਾ ਕਰਨਾ) ਬਣਾ ਸਕਦਾ ਹਾਂ।
