ʻenehana hana ʻāpana no nā papa
ʻO ka hana o kahi papa hou e hoʻoholo nui ʻia e ka ʻāpana i loko—ʻo ia hoʻi he SoC (System on Chip) e hoʻohui i kahi CPU, GPU, NPU/AI accelerator, modem (ma nā hiʻohiʻona kelepona), mea hana kiʻi (ISP), a me ka mea hoʻokele hoʻomanaʻo i loko o hoʻokahi pūʻolo. Ma hope o ka hiki ke holo i nā noi koi, pāʻani i nā pāʻani, kaha kiʻi me ka stylus, a i ʻole multitask he hana lōʻihi i kapa ʻia ʻo ka ʻenehana hana ʻāpana. Kūkākūkā kēia ʻatikala pehea e hana ʻia ai nā ʻāpana no nā papa, he aha ke ʻano o ka "nanometer", no ke aha he mea nui ke kaʻina hana hana no ka pono o ka pila, a me nā ʻano ʻoihana e hoʻopili nei i nā papa o kēia lā.
Mai ka Hoʻolālā a i ka Silicon: He ʻIkepili o ke Kahe Hana ʻana
Hoʻomaka ka hana ʻana o nā chip ma mua loa o ke komo ʻana o kahi wafer silicon i ka hale hana. Hoʻolālā pinepine nā ʻoihana e like me Apple, Qualcomm, MediaTek, a i ʻole Samsung i nā hoʻolālā SoC me ka hoʻohana ʻana i nā ʻōlelo wehewehe lako (HDL) a me nā mea hana Electronic Design Automation (EDA). Ke hōʻoia ʻia ka hoʻolālā logic, hana ʻia ka synthesis, place-and-route, a me ka manawa a me ka hoʻohana ʻana i ka mana. A laila hoʻololi ʻia ka hoʻolālā hope loa i kahi set mask—he moʻo o nā "stamps" photolithographic e hoʻoili i nā ʻano transistor a me nā ala interconnection i ka wafer.
Ke mākaukau ka hoʻolālā, hana nā hale hana semiconductor e like me TSMC a i ʻole Samsung Foundry i ke kaʻina hana ʻana i loko o nā lumi maʻemaʻe me ka kaohi ʻana i nā ʻāpana. Hiki i kahi kiko lepo hoʻokahi ke hōʻino i nā make he nui ma kahi wafer ma muli o ka liʻiliʻi loa o nā hiʻohiʻona transistor.
Nā Wafers Silicon: Canvas no nā Transistors
Kūkulu ʻia nā ʻāpana liʻiliʻi ma luna o nā wafers silicon—nā disks o ka silicon ultrapure maʻamau he 300 mm ke anawaena. Hoʻopili ʻia kēia mau wafers i kahi pālahalaha kūpono, a laila uhi ʻia me nā ʻili lahilahi like ʻole o nā mea ma o nā kaʻina hana e like me:
– ʻOkika: hana i kahi papa o ka silicon dioxide.
– CVD/PVD/ALD: ulu a waiho paha i nā papa e like me ka nitride, high-k dielectric, a i ʻole ka metala.
– Ke hoʻokomo ʻana o ka ion: nā ion "pana" e hana i nā ʻāpana ʻano-n a me ke ʻano-p e pono ai e ka transistor.
– Annealing: hoʻomehana ʻana e hoʻomaikaʻi i ka lattice kristal a hoʻoulu i ka dopant.
Hana pinepine ʻia kēia mau ʻanuʻu, e hana ana i ke ʻano o nā transistors, a laila ka pūnaewele o nā uaea metala (interconnects) e hoʻopili ana i nā piliona o nā transistors i loko o kahi ʻōnaehana kamepiula piha.
Photolithography: Ke kaha kiʻi ʻana i nā kaapuni me ka mālamalama
ʻO ka puʻuwai o ka hana hou ʻana, ʻo ia ka photolithography, kahi e hoʻoili ai i kahi ʻano mai kahi pale maka i kahi wafer me ka hoʻohana ʻana i ka mālamalama. Uhi ʻia ka wafer me kahi photoresist (kahi mea ʻike mālamalama) a laila hōʻike ʻia ma o kahi ʻōnaehana optical pololei loa. A laila holoi ʻia (hoʻomohala ʻia) ka wafer e hoʻoheheʻe i kekahi mau ʻāpana o ke kū'ē, e waiho ana i kahi ʻano hiki ke hoʻohana ʻia i nā kaʻina hana etching a i ʻole deposition ma hope.
ʻO ka liʻiliʻi o ke ʻano i hiki ke paʻi ʻia, ʻo ka kiʻekiʻe o ka nui o ka transistor. ʻO kēia kahi e komo ai nā ʻenehana e like me DUV (Deep Ultraviolet) a me EUV (Extreme Ultraviolet):
– DUV (193 nm): hoʻohana ʻia no ka manawa lōʻihi a noho aliʻi mau no nā papa he nui. No nā kikowaena liʻiliʻi, koi pinepine ʻo DUV i ka multi-patterning (paʻi ʻana i nā ʻano hana hou me nā masks he nui) e hoʻonui ai i ke kumukūʻai a me ka paʻakikī.
– EUV (13,5 nm): hiki ke paʻi ʻia nā hiʻohiʻona liʻiliʻi me nā ʻanuʻu liʻiliʻi, e kōkua ana i ka hōʻemi ʻana i ka ʻokoʻa o ke kaʻina hana a hoʻonui i ka hua ma nā kikowaena holomua.
Hana pinepine ʻia nā ʻāpana papa kiʻekiʻe ma nā kaʻina hana e hoʻohana ana iā EUV e hoʻokō i ka mānoanoa maikaʻi loa a me ka pono.
He aha ke ʻano o ka "Nanometer" i ke kaʻina hana hana?
Hoʻohana pinepine ʻia nā huaʻōlelo e like me 7 nm, 5 nm, a me 3 nm e hoʻohui i nā hanauna hana. Eia nō naʻe, ʻaʻole hou ka helu "nm" hou he ana hoʻokahi, maoli (e.g., ka lōʻihi o ka puka transistor). Akā, hōʻike ia i kahi pūʻolo o nā hoʻomaikaʻi ʻenehana: ka nui o ka transistor, ka pono o ka ikehu, ka hana, a me nā lula hoʻolālā.
Ma keʻano laulā, ʻae nā kikowaena liʻiliʻi:
– ʻOi aku ka nui o nā transistors ma ka ʻāpana like → nā hiʻohiʻona momona (GPU nui aʻe, NPU ikaika aʻe).
– Hoʻohana mana haʻahaʻa ma ka hana like → ola pākaukau lōʻihi.
– Hana kiʻekiʻe ma ka mana like → papa wikiwiki me ka ʻole o ka wela nui.
Eia nō naʻe, ʻoi aku ke kumukūʻai o nā node liʻiliʻi a ʻoi aku ka paʻakikī o ka hana ʻana, no laila hoʻohana pinepine ʻia lākou no nā SoC papa premium.
Ka Hoʻomohala ʻana o ke ʻAno Transistor: Planar → FinFET → GAAFET
I mea e "mālama" ai i nā transistors i nā liʻiliʻi liʻiliʻi, ua ulu ko lākou ʻano kino:
1. Planar MOSFET: kahi transistor pālahalaha maʻamau e hoʻomaka ana e pilikia i ka hoʻoponopono ʻana i ka leakage i ka wā e emi ana kona nui.
2. FinFET: he transistor me nā peʻe e hoʻomaikaʻi i ka mana o ka puka ma luna o ke kahawai, e kāohi ana i ka leakage a hoʻonui i ka pono. Nui nā ʻāpana papa 16nm a 5nm e hilinaʻi nei i nā ʻano like ʻole o ka FinFET.
3. GAAFET (Gate-All-Around): ka hanauna e hiki mai ana ma hope o FinFET, kahi e hoʻopuni ai ka puka i ke kahawai (pinepine he nanosheet) no ka mana ʻoi aku ka maikaʻi. Hoʻolālā kēia ʻenehana i ka pono a me ka hoʻonui hou ʻana i nā kikowaena liʻiliʻi loa.
No nā papa, ʻo nā ʻano transistor holomua ʻoi aku ka holomua o ke ʻano hiki ke hoʻokō ʻia ka hana kiʻekiʻe i loko o nā palena wela haiki—no ka mea, ʻaʻohe o nā keʻena hoʻoluʻu o nā kamepiula lawe lima i nā papa.
Nā Papa Hoʻohui: ʻO nā "Alanui Nui" i loko o ka Chip
ʻAʻole nā transistors wale nō ke kumu nui. Pono nā pilina ma waena o nā poloka (CPU, GPU, cache, memory controller) i kahi pūnaewele metala multi-layered. Pili ka hana ʻana o ka interconnect:
– Low-k dielectric e hōʻemi i ka capacitance (e hōʻemi i ka mana a hoʻonui i ka wikiwiki o ka hōʻailona).
– Metallization (ma ke ʻano he keleawe, a me ka papa pale).
– CMP (Chemical Mechanical Planarization) e hoʻopālahalaha i ka ʻili ma kēlā me kēia pae.
I nā hoʻolālā papa SoC hou, ua kaupalena pinepine ʻia ka hana e ka "mamao" a me ke kū'ē ʻana o ke ala, no laila ʻo ka hoʻopili ʻana a me ka hoʻonui ʻana i ka topology (e.g., bus, fabric, a i ʻole NoC) he mea nui ia e like me nā transistors wikiwiki.
Hua, Bin, a me ka maikaʻi: No ke aha ʻaʻole like nā ʻāpana āpau
Ke pau ka hana ʻana o kahi wafer, hoʻāʻo ʻia kēlā me kēia make. ʻAʻole kūpono nā make āpau—hiki i nā hemahema microscopic ke hana i kekahi mau ʻāpana e hāʻule. ʻO ka huahua ka pakeneka o nā make e hana pono ana. ʻOi aku ka paʻakikī o nā node holomua ma ke ʻano o ka huahua, ʻoiai i ka hoʻomaka ʻana o ka hana ʻana.
Ma waho aʻe o ka hala/hāʻule, ua hoʻokaʻawale ʻia nā ʻāpana (binned) ma muli o ka hiki ke alapine (frequency) a me ka hoʻohana ʻana i ka mana. ʻO kēia kekahi kumu e hiki ai ke ʻokoʻa ka hana ma waena o nā ʻāpana, ʻoiai inā aia lākou i loko o nā kikoʻī palekana.
No nā mea hana papa, hoʻopilikia ka hopena i nā kumukūʻai: hiki i kahi kaʻina hana 3nm ke hāʻawi i ka pono kiʻekiʻe, akā hoʻonui pū ia i ke kumukūʻai wafer a me ka paʻakikī o ka hana ʻana.
Pūʻolo: Hoʻohui i nā ʻāpana liʻiliʻi i ke ao maoli
Ma hope o ka ʻoki ʻia ʻana o ka make mai ka wafer (dicing), komo ka chip i ke kahua hoʻopili. I loko o nā papa, hoʻoholo maoli ka hoʻopili ʻana i ka nui o ka papa, ka pono o ka hōʻailona, a me ka hoʻohana ʻana i ka mana. ʻO kekahi mau ʻano maʻamau:
– Flip-chip BGA: ua hoʻohuli ʻia ka make a hoʻopili ʻia me ka bump solder i ka substrate, e hāʻawi ana i kahi pilina pōkole ma mua o ka wire-bond.
– PoP (Pūʻolo ma luna o ka Pūʻolo): Hoʻopili ʻia ka RAM ma luna o ka SoC, e hoʻopōkole ana i nā ala a mālama i ka wahi—he mea maʻamau i nā polokalamu kelepona.
– Hoʻopili holomua: me nā mea hoʻopili, nā fan-outs, a i ʻole nā pūʻulu paʻakikī e hoʻonui i ka bandwidth a me ka pono.
He mea koʻikoʻi ka hoʻopili ʻana no ka mea pono nā papa i kahi hoʻolālā lahilahi, māmā, akā paʻa. Hoʻopilikia pū ʻia ka hana wela: pono e hoʻoili ʻia ka wela mai ka make i ka chassis o ka hāmeʻa ma o nā mea interface thermal a me nā mea hoʻolaha wela.
Ka hopena o ka hana ʻana ma ka ʻike mea hoʻohana papa
ʻAʻole wale ka ʻenehana hana ʻana he hana hale hana; ua ʻike pololei ʻia e nā mea hoʻohana ma o:
- Ke ola pākaukau: ʻoi aku ka holomua o nā kikowaena a me nā transistors ʻoi aku ka maikaʻi e hōʻemi i ka hoʻohana ʻana i ka mana ukana hana ʻole a me ke kaulike.
– Mahana a me ka hoʻoluʻu ʻana: He mau palena ko nā papa. Hiki i nā ʻāpana ʻoi aku ka maikaʻi ke mālama i ka hana no ka manawa lōʻihi me ka ʻole o ka hoʻohaʻahaʻa ʻana i nā alapine (frequency).
– Nā hiki AI ma ka hāmeʻa: ʻO kahi NPU nui aʻe a ʻoi aku ka ikaika e hiki ai i nā hiʻohiʻona e like me ka ʻike lima lima, ka hoʻoponopono kiʻi akamai, a i ʻole ke kākau ʻana me ka ʻole o ka hilinaʻi mau ʻana i ke ao.
– Nā kiʻi a me ka hōʻike: Kākoʻo nā GPU ikaika hou aku i nā helu hōʻano hou kiʻekiʻe, nā hoʻonā nui, a me ka hōʻike ʻana i ʻoi aku ka paʻakikī.
Nā ʻAno Hou: Nā Chiplets, 3D Stacking, a me ka Pono Loa
Ke neʻe nei ka ʻoihana ma kekahi mau ʻaoʻao nui:
1. Chiplet a me ka disaggregation: ka uhaki ʻana i kahi SoC nui i nā make he nui i hoʻopili ʻia e nā interconnects wikiwiki. Hiki i kēia ke hoʻonui i ka maʻalahi o ka hoʻolālā a me ka hua, akā hoʻonui pū ia i ka paʻakikī o ka hoʻopili ʻana.
2. Hoʻopili 3D: nā make stacking (logic a me ka hoʻomanaʻo) e hoʻopōkole i ka mamao hōʻailona a hoʻonui i ka bandwidth—he mea hoʻohiki no ka AI a me nā kiʻi.
3. Hoʻonui i ka "hana no kēlā me kēia watt": ʻoiai ʻo nā palena nui o nā papa he pila a me ka wela, e hoʻomau ka hana hou ʻana i ka nānā ʻana i ka pono, ʻaʻole wale ka alapine kiʻekiʻe.
Pani
ʻO ka ʻenehana hana chip no nā papa he hui paʻakikī o ka hoʻolālā kaapuni, ka ʻepekema mea, ka photolithography kiʻekiʻe, nā ʻano transistor holomua, nā interconnect multilayer, a me ka hoʻopili holomua. ʻO kēlā me kēia lele kaʻina hana—mai DUV a i EUV, mai FinFET a i GAAFET, mai ka hoʻopili kuʻuna a i ka holomua—e alakaʻi hope loa i ka mea a nā mea hoʻohana e ʻike ai: wikiwiki, ʻoi aku ka pono o ka pila, a ʻoi aku ka paʻa o nā papa. I ka wā o ka helu kelepona e koi nui ana i ka AI a me nā kiʻi hana kiʻekiʻe, e noho mau ka hana chip i kikowaena o ka hana hou e hoʻoholo ai i ke kuhikuhi o ka ulu ʻana o ka papa i ka wā e hiki mai ana.
