ʻEnehana Hana ʻĀpana ARM no nā Smartphones
ʻO ka hoʻomohala ʻana o nā kelepona akamai hou e hoʻoholo nui ʻia e ka holomua o nā mea hana (SoCs/System-on-Chips), ʻo ia hoʻi nā "lolo" o ka hāmeʻa. Hoʻohana ka nui o nā SoC kaulana—e like me Snapdragon, Dimensity, Exynos, a me Apple Silicon—i ke ʻano ARM ma ke ʻano he kumu no kā lākou mau kuhikuhi CPU a me ka hoʻolālā. Eia nō naʻe, ʻaʻole i hoʻoholo ʻia ka hana a me ka pono e ke ʻano hana akā e ka ʻenehana hana ʻana: ke kaʻina hana semiconductor e hoʻololi i nā hoʻolālā kaapuni i nā ʻāpana kino ma nā wafers silicon. Kūkākūkā kēia ʻatikala pehea i ulu ai ka ʻenehana hana ʻāpana ARM no nā kelepona akamai, pehea e hana ai ke kaʻina hana, a no ke aha i lilo ai nā node e like me 7nm, 5nm, 4nm, a me 3nm i mea nui.
1. ARM: Hoʻolālā hale vs. "ARM Chip"
ʻO ka mea mua, e wehewehe kākou: ʻAʻole ʻo ARM kahi mea hana ʻāpana. Hoʻolālā mua ʻo ARM (Arm Ltd.) i nā hoʻolālā hoʻonohonoho kuhikuhi (ISA) a me nā ʻiole IP e like me Cortex-A (nā CPU noi), Cortex-X (hana kiʻekiʻe), Cortex-R (manawa maoli), a me Mali GPU (ma kekahi mau SoC). ʻO nā ʻoihana e like me Qualcomm, MediaTek, Samsung, a me Apple a laila:
- ka laikini ʻana i ka hoʻolālā ARM,
- e hoʻohui iā ia me nā ʻāpana ʻē aʻe (GPU, ISP, NPU, modem, cache, interconnection),
– a hana iā ia ma o nā hale hana hao e like me TSMC a i ʻole Samsung Foundry.
No laila, ke ʻōlelo ka poʻe "ARM chip," ʻo ia hoʻi kahi SoC kelepona e hoʻohana ana i ka ARM ISA, ʻoiai ke kaʻina hana e hana ʻia e kahi hale hana semiconductor.
2. No ke aha he mea nui ka ʻenehana hana ʻana?
ʻO ka ʻenehana hana ʻana, i kapa pinepine ʻia ʻo ke kikowaena hana (e.g. 7 nm, 5 nm, 3 nm), e hoʻopilikia i ʻekolu mau mea nui:
1. Hana: hiki i nā transistors liʻiliʻi ke hoʻololi wikiwiki.
2. Ka pono o ka mana: hiki ke hoʻemi ʻia nā koi leakage a me ke voltage, ʻoiai ʻaʻole i nā manawa a pau ma ke ʻano linear.
3. Ka nui o ka nui: ʻoi aku ka nui o nā transistors no kēlā me kēia wahi; hiki ke hoʻohana i nā caches nui aʻe, nā CPU paʻakikī, nā GPU ākea, a me nā mea hoʻolalelale AI ikaika aʻe.
Eia nō naʻe, ʻaʻole hōʻike hou ka helu "nm" i kahi nui transistor kino hoʻokahi e like me ka wā ma mua. He ʻoi aku ia o kahi hoʻolālā node e pili ana i kahi hoʻonohonoho o nā ʻenehana lithography, nā lula hoʻolālā, a me nā ʻano density/efficiency.
3. Nā Pae Nui o ka Hana ʻana i ka Smartphone SoC
Ma keʻano laulā, ʻo ka huakaʻi mai ka hoʻolālā chip a i ka huahana kelepona akamai e hele ma o kekahi mau pae:
a) Hoʻolālā a me ka hōʻoia
Hoʻolālā nā mea kūʻai aku SoC i nā poloka IP (CPU, GPU, NPU), a laila hana i ka simulation, ka hōʻoia hana, ka hōʻoia manawa (STA), a me ke kau inoa kino (DRC/LVS). Pono ka hoʻolālā e kūlike me ka pahu hoʻolālā hana o ka node target (PDK).
b) Hoʻopau i ka lipine
ʻO ka lipine-out kahi e hoʻouna ʻia ai ka hoʻolālā hope loa i ka hale hana hao e hana ʻia i loko o kahi set mask (photomask). He kahua pipiʻi a pilikia hoʻi kēia: ʻo nā hoʻoponopono hoʻolālā ma hope o ka lipine-out hiki ke ʻano o nā kumukūʻai nui a me ka lohi o ka papa hana.
c) Hana ʻana i ka Wafer: Front-End-of-Line (FEOL)
ʻO FEOL ka hoʻokumu ʻia ʻana o nā transistors ma kahi wafer—mai ka doping, ka hoʻokumu ʻana o ke kahawai, ka hoʻokumu ʻana o ka puka, ka hoʻokaʻawale ʻana, a pēlā aku. I kēia au hou, ua ulu nā ʻano transistor mai ka planar a i ka FinFET (fin) a ke neʻe nei i GAAFET (gate-all-around).
d) Hoʻohui: Hope-ʻAoʻao-o-ka-Laina (BEOL)
Ke hoʻākoakoa ʻia nā transistors, hoʻohui ʻia nā papa metala i hoʻopaʻa ʻia (keleawe/low-k dielectric) e hoʻohui i nā transistors i loko o kahi kaapuni. I nā SoC hou, hiki ke nui loa ka helu o nā papa metala e hoʻokō ai i nā pono o ka hoʻokele ʻikepili paʻa.
e) Ka ʻoki ʻana, ka hoʻopili ʻana, a me ka hoʻāʻo ʻana
ʻOki ʻia nā wafers i loko o nā make a laila hoʻopili ʻia. No nā kelepona akamai, pono e kākoʻo ka hoʻopili ʻana i:
- ka nui liʻiliʻi,
- ka hoʻopuehu ʻana i ka wela,
- kūpaʻa hōʻailona kiʻekiʻe,
- ka hoʻohana ʻana i ka mana haʻahaʻa.
Hoʻohana pinepine ʻia nā ʻano hana e like me ka flip-chip, ka hoʻopili ʻana i ka pae wafer, a me ka hoʻohui ʻana o PoP (Package-on-Package).
4. Lithography: Ke kī i ka emi ʻana o nā transistors
ʻO Lithography ke kaʻina hana o ka "paʻi" ʻana i nā ʻano kaapuni ma luna o kahi wafer me ka hoʻohana ʻana i ka mālamalama a me ka photoresist. ʻO ka liʻiliʻi o nā hiʻohiʻona e paʻi ʻia, ʻoi aku ka paʻakikī o ke kaʻina hana.
DUV vs EUV
– Hoʻohana ʻo DUV (Deep Ultraviolet) i kahi nalu o 193 nm. No nā kikowaena liʻiliʻi, koi ʻo DUV i nā ʻano hana multipatterning paʻakikī a pipiʻi hoʻi (pālua, ʻekolu, quadruple patterning).
– Hoʻohana ʻo EUV (Extreme Ultraviolet) i kahi nalu o 13,5 nm. Hoʻomaʻalahi ʻo EUV i ka paʻi ʻana o nā hiʻohiʻona liʻiliʻi loa, hoʻemi i ka helu o nā ʻanuʻu multipatterning, hoʻonui i ka pololei, a hoʻomaikaʻi paha i ka hua—ʻoiai ke kiʻekiʻe loa ke kumukūʻai o nā lako.
Ua hilinaʻi nui nā kikowaena 7nm mua i ka DUV multipatterning, ʻoiai ʻo 5nm a me 3nm e hilinaʻi nui nei i ka EUV i nā papa koʻikoʻi.
5. Ka ulu ʻana o ke ʻano o ka transistor: Planar → FinFET → GAAFET
Kūlana
Ua lanakila nā transistors planar a hiki i kahi o 28 nm–20 nm. I ka liʻiliʻi ʻana o nā transistors, ua nāwaliwali ka mana o ka puka o ke kahawai a ua piʻi ka leakage.
ʻO FinFET
Hoʻokomo nā FinFET i nā "fins" i mea e kāohi ai ka puka i ke kahawai mai nā ʻaoʻao he nui. Hoʻomaikaʻi kēia i ka mana electrostatic a kāohi i ka leakage. Nui nā SoC kelepona kaulana ma ka pae 16/14 nm a i 4 nm e hoʻokumu ʻia nei ma nā FinFET.
GAAFET (Puka a puni)
Uhi piha ʻo GAAFET i ke kahawai (e.g., nanosheets), e hāʻawi ana i ka mana maikaʻi aʻe ma nā nui liʻiliʻi loa. ʻO ka hoʻololi ʻana i nā GAAFET he ʻanuʻu koʻikoʻi no nā node hanauna e hiki mai ana i ka hoʻomaka ʻana o nā FinFET e hōʻea i ko lākou palena scaling.
No nā ʻāpana ARM kelepona akamai, e ʻike ʻia nā pono o GAAFET ma ka pono o ka mana—koʻikoʻi no ke ola pākaukau—a ma ke kūpaʻa o ka hana ma lalo o nā ukana kaumaha (pāʻani, AI ma ka hāmeʻa, hoʻopaʻa wikiō 4K/8K).
6. Kaʻina Hana Node ma ka Smartphone SoC
ʻOiai ʻokoʻa nā kikoʻī ma waena o nā hale hana hao, penei nā ʻano maʻamau:
7 nm a me kāna mau mea i loaʻa
Hōʻike kēia kikowaena i kahi lele koʻikoʻi i ka nui a me ka pono i hoʻohālikelike ʻia me 10nm/12nm. Hoʻomākaukau ka nui o nā SoC 7nm i ke ala no ka hana GPU i hoʻomaikaʻi ʻia a me ka hoʻohui modem paʻakikī.
5nm / 4nm
Ke hoʻomaka nei ka 5nm e ʻike i ka hoʻohana ʻana o EUV e lilo i mea laha. ʻO "4nm" pinepine e pili ana i nā hoʻomaikaʻi ma luna o 5nm me ka hoʻomaikaʻi ʻana i ka density, ka hana, a i ʻole ka hoʻonui ʻana i ka pono. I kēia au, ke ulu wikiwiki nei nā mea hoʻolalelale NPU/AI ma muli o ke koi no ka hana ʻana i nā kāmela computational a me ka AI generative māmā ma ka hāmeʻa.
3 nm
He hanana koʻikoʻi ʻo 3nm no ka pono o ka mana a me ka nui o ka paʻa. Eia nō naʻe, ke piʻi nei nā kumukūʻai hana, ke piʻi nei ka paʻakikī o ka hoʻolālā, a ke lilo nei ka hoʻokele wela i mea koʻikoʻi i ka wā e hoʻonui ai nā transistors denser i nā pilikia wela.
7. Hua, Bin, a me ke kumu he nui nā ʻano Chip
I ka hana nui ʻana, ʻaʻole kūpono nā make āpau ma kahi wafer. ʻO ka yield ka pakeneka o nā chips e hala ana i nā kikoʻī. Hana nā mea kūʻai aku ʻo Foundries a me SoC i kēia mau mea:
- ke ʻano wafer a me ka hoʻāʻo hana,
- ka hoʻohui ʻana i ka maikaʻi (binning) ma muli o ke alapine (frequency/voltage capability),
- i kekahi manawa e hoʻopau i kekahi mau ʻāpana (e like me kekahi mau hui GPU) e kūʻai aku i nā ʻano like ʻole.
ʻO kēia ke kumu he nui nā mana o SoCs ma ka mākeke e like akā he ʻokoʻa ka hana, a i ʻole nā mana "Plus / Pro" e hele mai ana mai nā ʻōpala kiʻekiʻe.
8. Ka hopena o ka hana ʻana ma ka hoʻolālā hoʻolālā ARM ma nā kelepona akamai
Hoʻopili ka ʻenehana hana ʻana i ke ʻano o ka hoʻolālā ʻana o nā mea kūʻai aku i nā hoʻonohonoho koʻikoʻi ARM, e like me big.LITTLE a i ʻole DynamIQ: kahi hui pū ʻana o nā koʻikoʻi hana kiʻekiʻe a me nā koʻikoʻi mana haʻahaʻa. Me nā node holomua:
- hiki i nā ʻiole hana kiʻekiʻe ke holo wikiwiki ma ka mana like,
- hiki i nā ʻiole pono ke ʻoi aku ka hoʻokele waiwai no nā hana māmā,
- hiki ke hoʻonui ʻia ka cache me ka ʻole o ka hoʻonui nui ʻana i ka make;
- Hiki ke hoʻohui ʻia nā mea hoʻolalelale AI no ka hana kāmela, leo, a me nā hiʻohiʻona generative.
Akā lawe mai nā kikowaena liʻiliʻi i nā pilikia: ka leakage ma lalo o kekahi mau kūlana, nā ʻano hana like ʻole, a me nā koi hoʻolālā hoʻolako mana ʻoi aku ka paʻa.
9. Ka Hoʻopili ʻana a me ka Hoʻohui ʻana: ʻAʻole wale nō "nm"
ʻAʻole hilinaʻi wale ka holomua o nā kelepona akamai i nā transistors liʻiliʻi, akā, i ka hoʻohui ʻana o ka ʻōnaehana:
– PoP (Package-on-Package) e hoʻopaʻa i ka DRAM ma luna o ka SoC e mālama i kahi.
- Kōkua ka ʻōpala holomua i ka hoʻomaikaʻi ʻana i ke ala hōʻailona, ka bandwidth, a me ka pono.
– ʻO ka mana a me ka hoʻolālā wela (mana/hoʻolālā wela) e hoʻoholo i ka hana mau, ʻoi aku hoʻi no ka pāʻani a me ka hoʻopaʻa wikiō lōʻihi.
ʻOiai ke kaulana nei nā manaʻo e like me nā chiplets ma ka honua PC/kikowaena, ʻoi aku ka paʻakikī o kā lākou hoʻokō ʻana ma nā kelepona akamai ma muli o nā palena o ka wahi, nā palena kumukūʻai, a me nā koi mana koʻikoʻi. Eia nō naʻe, ke wehe mau nei ka ʻoihana i ka hoʻohui akamai.
10. Manaʻo
ʻO ka ʻenehana hana ʻana ke kumu e hiki ai i nā ʻāpana ARM i loko o nā kelepona akamai ke lilo i mea wikiwiki, pono ka mana, a waiwai i nā hiʻohiʻona. Mai DUV a i EUV lithography, mai nā transistors planar a i FinFET a i GAAFET, lawe mai kēlā me kēia lele kaʻina hana i nā loli koʻikoʻi i nā hiki SoC: ka hana pāʻani, ka maikaʻi o ke kāmela computational, ka AI ma ka hāmeʻa, a me ka pono o ka pākaukau. Akā ma hope o ka helu "nm" aia kahi ʻoiaʻiʻo paʻakikī—nā kumukūʻai mask kiʻekiʻe, nā pilikia hua, ka hoʻolālā thermal, a me nā palena o ka physics transistor. Ke nānā nei i mua, ʻo ka hui pū ʻana o nā nodes holomua, nā hoʻolālā hoʻolālā ARM e hoʻonui ana i ka pono, a me nā hana hou o ka hoʻopili ʻana e hoʻomau i ke ʻano o ka hanauna hou o nā kelepona akamai.
Inā makemake ʻoe, hiki iaʻu ke hoʻohui i kahi ʻāpana i hoʻolaʻa ʻia e hoʻohālikelike ana i nā kuleana o TSMC vs Samsung Foundry, a i ʻole e hana i kahi mana loea o ka ʻatikala (e kūkākūkā ana iā BEOL, low-k, variability, IR drop, a me ka clock/power gating) e like me ka mea e pono ai.
