ARM טשיפּ פאַבריקאַציע טעכנאָלאָגיע פֿאַר סמאַרטפאָונז
די אַנטוויקלונג פון מאָדערנע סמאַרטפאָונז איז לאַרגעלי באַשטימט דורך די פֿאָרשריט פון פּראַסעסערז (SoCs/System-on-Chips), וואָס זענען די "מוח" פון די מיטל. פילע פאָלקס SoCs - אַזאַ ווי Snapdragon, Dimensity, Exynos, און אפילו Apple Silicon - נוצן די ARM אַרכיטעקטור ווי די יסוד פֿאַר זייער CPU אינסטרוקציעס און פּלאַן. אָבער, פאָרשטעלונג און עפעקטיווקייַט זענען באַשטימט ניט בלויז דורך אַרכיטעקטור, אָבער אויך דורך פאַבריקאַציע טעכנאָלאָגיע: די האַלב-קאָנדוקטאָר פאַבריקאַציע פּראָצעס וואָס קאָנווערטירט קרייַז דיזיינז אין גשמיות טשיפּס אויף סיליקאָן וועיפערז. דער אַרטיקל דיסקוטירט ווי ARM-באזירט טשיפּ פאַבריקאַציע טעכנאָלאָגיע פֿאַר סמאַרטפאָונז האט יוואַלווד, ווי דער פּראָצעס אַרבעט, און פארוואס נאָודז אַזאַ ווי 7nm, 5nm, 4nm, און 3nm זענען געוואָרן אַזוי וויכטיק.
1. ARM: אַרכיטעקטור קעגן "ARM טשיפּ"
ערשטנס, לאָמיר קלאָר מאַכן: ARM איז נישט קיין טשיפּ פאַבריקאַנט. ARM (Arm Ltd.) פּלאַנירט הויפּטזעכלעך אינסטרוקציע סעט אַרכיטעקטורן (ISAs) און IP קאָרעס ווי Cortex-A (אַפּליקאַציע CPUs), Cortex-X (הויך-פּערפאָרמאַנס), Cortex-R (רעאַל-צייט), און Mali GPUs (אין עטלעכע SoCs). קאָמפּאַניעס ווי Qualcomm, MediaTek, Samsung, און Apple דעמאָלט:
– לייסענסינג ARM אַרכיטעקטור,
– קאָמבינירן עס מיט אַנדערע קאָמפּאָנענטן (GPU, ISP, NPU, מאָדעם, קאַש, אינטערקאָנעקשאַן),
– און פּראָדוצירן עס דורך גיסערייען ווי TSMC אדער Samsung Foundry.
אַלזאָ, ווען מענטשן זאָגן "ARM טשיפּ," מיינען זיי געוויינטלעך אַ סמאַרטפאָון SoC וואָס ניצט די ARM ISA, בשעת דער פאַבריקאַציע פּראָצעס ווערט דורכגעפירט דורך אַ האַלב-קאָנדוקטאָר גיפּסערי.
2. פארוואס איז פאבריקאציע טעכנאלאגיע וויכטיג?
פאַבריקאַציע טעכנאָלאָגיע, אָפט גערופן פּראָצעס נאָדע (למשל 7 נם, 5 נם, 3 נם), אַפעקטירט דריי הויפּט זאַכן:
1. פאָרשטעלונג: קלענערע טראַנזיסטאָרן קענען בכלל שנעלער באַשטימען.
2. מאַכט עפעקטיווקייט: ליקאַדזש און וואָולטידזש רעקווייערמענץ קענען זיין רידוסט, כאָטש נישט שטענדיק לינעאַר.
3. געדיכטקייט: מער טראַנזיסטאָרן פּער שטח־איינהייט; וואָס ערמעגליכט גרעסערע קאַשעס, מער קאָמפּליצירטע CPUs, ברייטערע GPUs, און שטאַרקערע AI אַקסעלעראַטאָרן.
אבער, די "nm" נומער רעפּרעזענטירט מער נישט איין פיזישע טראַנזיסטאָר גרייס ווי עס פלעגט טאָן אין דער פאַרגאַנגענהייט. עס איז מער אַ נאָוד באַצייכענונג שייך צו אַ סכום פון ליטאָגראַפֿיע טעכנאָלאָגיעס, פּלאַן כּללים, און געדיכטקייט/עפֿיקאַסי קעראַקטעריסטיקס.
3. הויפּט סטאַגעס פון סמאַרטפאָון SoC פאַבריקאַציע
בכלל, די רייזע פון טשיפּ פּלאַן צו סמאַרטפאָון פּראָדוקט גייט דורך עטלעכע סטאַגעס:
א) דיזיין און וועריפיקאציע
SoC פארקויפער דיזיינען די IP בלאקס (CPU, GPU, NPU), און דערנאך דורכפירן זיי סימולאציע, פונקציאנעלע וועריפיקאציע, טיימינג וועריפיקאציע (STA), און פיזישע סיגנאף (DRC/LVS). דער דיזיין מוז זיין קאמפאטיבל מיטן ציל נאָדע'ס פראצעס דיזיין קיט (PDK).
ב) טייפּ-אויס
טייפּ-אויס איז דער פונקט ווען דער לעצטער דיזיין ווערט געשיקט צום גיסעריי צו ווערן געמאכט אין א מאסקע סעט (פאָטאָמאַסק). דאָס איז אַ טייַערער און ריזיקאַלער בינע: דיזיין רעוויזיעס נאָך טייפּ-אויס קענען מיינען באַדייטנדיקע קאָסטן און צייטפּלאַן פאַרהאַלטונגען.
ג) וועיפער פּראָדוקציע: פראָנט-ענד-פון-ליניע (FEOL)
FEOL איז די פאָרמירונג פון טראַנזיסטאָרן אויף אַ וועיפער—פון דאָפּינג, קאַנאַל פאָרמירונג, גייט פאָרמירונג, איזאָלאַציע, און אַזוי ווייטער. אין דער מאָדערנער תקופה, האָבן טראַנזיסטאָר סטרוקטורן זיך עוואַלוציאָנירט פון פּלאַנאַר צו FinFET (fin) און גייען צו GAAFET (gate-all-around).
ד) פֿאַרבינדונג: בעק-ענד-פון-ליניע (BEOL)
אזוי שנעל ווי די טראַנזיסטאָרן זענען צוזאַמענגעשטעלט, ווערן צוזאַמענגעשטעלטע מעטאַל שיכטן (קופּער/נידעריק-ק דיעלעקטריק) צוגעגעבן צו פֿאַרבינדן די טראַנזיסטאָרן אין אַ קרייַז. אין מאָדערנע SoCs, קען די צאָל מעטאַל שיכטן זיין גאַנץ גרויס צו באַפרידיקן די באַדערפֿנישן פֿון געדיכטן דאַטן רוטינג.
ה) קלייבן, פּאַקן און טעסטן
די וועיפערס ווערן געשניטן אין שטאף און דערנאך פארפאקט. פאר סמארטפאון'ס, מוז די פארפאקונג שטיצן:
– קאָמפּאַקט גרייס,
– היץ דיסיפּיישאַן,
– הויך סיגנאַל אָרנטלעכקייט,
– נידעריקע מאַכט קאַנסאַמשאַן.
טעכניקן ווי פליפּ-טשיפּ, וועיפער-לעוועל פּאַקאַדזשינג, און פּאָפּ (פּאַקעדזש-אויף-פּאַקעדזש) אינטעגראַציע ווערן אָפט גענוצט.
4. ליטאָגראַפֿיע: דער שליסל צו פֿאַרקלענערן טראַנזיסטאָרס
ליטאגראַפֿיע איז דער פּראָצעס פֿון "דרוקן" קרייז־מוסטערן אויף אַ וועיפֿער ניצנדיק ליכט און פֿאָטאָרעזיסט. ווי קלענער די פֿעיִטשערז וואָס דאַרפֿן געדרוקט ווערן, אַלץ שווערער דער פּראָצעס.
DUV קעגן EUV
– DUV (טיף אולטראוויאלעט) ניצט א כוואַליע לענג פון 193 נאַנאָמעטער. פֿאַר קליינע נאָודז, DUV ריקווייערז קאָמפּלעקס און טייַער מולטיפּאַטערנינג טעקניקס (דאָפּעלט, טריפּל, קוואַדרופּל פּאַטערנינג).
– EUV (עקסטרעם אולטראוויאלעט) ניצט א כוואַליע לענג פון 13,5 נאַנאָמעטער. EUV פאַרפּשוטערט דאָס דרוקן פון זייער קליינע פֿעיִטשערס, רעדוצירט די צאָל פון מולטיפּאַטערנינג טריט, פאַרגרעסערט אַקיעראַסי, און פּאָטענציעל פֿאַרבעסערט די פּראָדוקציע—כאָטש די עקוויפּמענט קאָסטן זענען זייער הויך.
די פריע 7 נאַנאָמעטער נאָודז האָבן זיך שטאַרק פֿאַרלאָזט אויף DUV מולטיפּאַטערנינג, בשעת 5 נאַנאָמעטער און 3 נאַנאָמעטער פֿאַרלאָזן זיך מער און מער אויף EUV אין מער קריטישע לייַערס.
5. עוואָלוציע פון טראַנזיסטאָר סטרוקטור: פּלאַנאַר → FinFET → GAAFET
Planar
פּלאַנאַרע טראַנזיסטאָרן זענען געווען דאָמינאַנט ביז אַרום 28 נאַנאָמעטער–20 נאַנאָמעטער. ווי טראַנזיסטאָרן זענען געוואָרן קלענער, איז די טויער קאָנטראָל פון דעם קאַנאַל שוואַכער געוואָרן און די ליקאַדזש איז געוואַקסן.
FinFET
FinFETs פירן איין "פינס" אזוי אז דער גייט קאנטראלירט דעם קאנאל פון פארשידענע זייטן. דאס פארבעסערט עלעקטראסטאטישע קאנטראל און פארמינדערט ליקאַדזש. אסאך פאפולערע סמארטפאן SoCs אין די 16/14 נאַנאָמעטער ביז 4 נאַנאָמעטער קייט זענען נאך אלץ באזירט אויף FinFETs.
GAAFET (טויער-אל-ארום)
GAAFETs דעקן דעם קאַנאַל מער גאָר (למשל, נאַנאָשיטס), וואָס גיט בעסערע קאָנטראָל ביי זייער קליינע גרייסן. דער איבערגאַנג צו GAAFETs איז אַ קריטישער שריט פֿאַר נעקסטע-דור נאָודז ווען FinFETs אָנהייבן צו דערגרייכן זייערע סקיילינג לימיטן.
פֿאַר סמאַרטפאָון ARM טשיפּס, וועלן די בענעפיטן פון GAAFET ווערן געשפּירט אין מאַכט עפעקטיווקייט - קריטיש פֿאַר באַטאַרייע לעבן - און אין פאָרשטעלונג סטאַביליטעט אונטער שווערע לאָודז (גיימינג, אויף-מיטל AI, 4K/8K ווידעא רעקאָרדינג).
6. פּראָצעס נאָדע אויף סמאַרטפאָון SoC
כאָטש די פרטים זענען אַנדערש צווישן די פֿאָונז, די אַלגעמיינע טרענדס זענען ווי גייט:
7 נאַנאָמעטער און זייַנע דעריוואַטיוון
די נאָדע רעפּרעזענטירט אַ באַדייטנדיקן שפּרונג אין געדיכטקייט און עפעקטיווקייט קאַמפּערד צו 10 נאַנאָמעטער/12 נאַנאָמעטער. פילע 7 נאַנאָמעטער SoCs באַפֿלייצן דעם וועג פֿאַר פֿאַרבעסערטע GPU פאָרשטעלונג און מער קאָמפּליצירטע מאָדעם אינטעגראַציע.
5 נם / 4 נם
5 נאַנאָמעטער הייבט אָן צו זען ווי EUV אַדאָפּציע ווערט מער וויידספּרעד. "4 נאַנאָמעטער" באַציט זיך אָפט צו פֿאַרבעסערונגען איבער 5 נאַנאָמעטער מיט פֿאַרבעסערטע געדיכטקייט, פאָרשטעלונג, אָדער עפֿיקאַסי אָפּטימיזאַציעס. אין דער דאָזיקער תקופה וואַקסן NPU/AI אַקסעלעראַטאָרן שנעל צוליב דער פאָדערונג פֿאַר קאָמפּיוטיישאַנאַל קאַמעראַ פּראַסעסינג און לייכטע אויף-דעוויס דזשענעראַטיווע AI.
קסנומקס נם
3 נאַנאָמעטער איז אַ באַדײַטנדיקער מײַלשטײַן פֿאַר מאַכט־עפֿעקטיווקײַט און געדיכטקײַט. אָבער, פֿאַבריקאַציע־קאָסטן שטײַגן, דיזײַן־קאָמפּלעקסיטעט וואַקסט, און טערמישע פאַרוואַלטונג ווערט אַלץ מער קריטיש ווי געדיכטערע טראַנזיסטאָרן פֿאַרגרעסערן די טערמישע שוועריקייטן.
7. ייעלד, בין, און פארוואס עס זענען אזוי פיל טשיפּ וועריאַנטן
אין מאַסן פּראָדוקציע, זענען נישט אַלע דייז אויף אַ וועיפער פּערפעקט. ייעלד איז דער פּראָצענט פון טשיפּס וואָס פּאַסן די ספּעסיפיקאַציעס. פאַונדריז און SoC פאַרקויפער טאָן די פאלגענדע:
– וועיפער סאָרט און פאַנגקשאַנאַל טעסטינג,
– קוואַליטעט גרופּירונג (בינינג) באַזירט אויף אָפטקייט/וואָולטידזש קייפּאַבילאַטי,
– מאַנטשמאָל דיאַקטיווירן עטלעכע אַפּאַראַטן (למשל געוויסע GPU קלאַסטערס) צו פאַרקויפן פֿאַרשידענע וואַריאַנטן.
דאָס איז די סיבה פאַרוואָס עס זענען דאָ עטלעכע ווערסיעס פון SoCs אויפן מאַרק וואָס זענען ענלעך אָבער האָבן אַנדערע פאָרשטעלונג, אָדער "פּלוס/פּראָ" ווערסיעס וואָס קומען פון העכערע קוואַליטעט בינס.
8. השפּעה פון פאַבריקאַציע אויף ARM אַרכיטעקטור פּלאַן אין סמאַרטפאָונז
פאַבריקאַציע טעכנאָלאָגיע השפּעהט ווי פאַרקויפער דיזיינען ARM קאָר קאָנפיגוראַציעס, אַזאַ ווי big.LITTLE אָדער DynamIQ: אַ קאָמבינאַציע פון הויך-פּערפאָרמאַנס קאָרעס און נידעריק-מאַכט קאָרעס. מיט מער אַוואַנסירטע נאָודז:
– הויך-פאָרשטעלונג קערנס קענען לויפן שנעלער אויף דער זעלבער מאַכט,
– עפעקטיווע קערנס קענען זיין מער עקאָנאָמיש פֿאַר לייכטע אויפגאַבן,
– מען קען פארגרעסערן דעם קעש אָן צו פארגרעסערן דעם קוב צו פיל,
– מען קען צולייגן קינסטלעכע אינטעליגענץ אַקסעלעראַטאָרן פֿאַר קאַמעראַ פּראַסעסינג, קול און דזשענעראַטיווע פֿעיִקייטן.
אבער קלענערע נאָודז ברענגען אויך טשאַלאַנדזשיז: ליקאַדזש אונטער זיכערע באדינגונגען, פאַבריקאַציע ווערייישאַנז, און מער שטרענגע מאַכט עקספּרעס פּלאַן רעקווירעמענץ.
9. פּאַקאַדזשינג און אינטעגראַציע: נישט נאָר "nm"
דער פּראָגרעס פֿון סמאַרטפֿאָונז איז נישט נאָר אָפּהענגיק פֿון קליינע טראַנזיסטאָרן, נאָר אויך פֿון סיסטעם־אינטעגראַציע:
– PoP (פּעקל-אויף-פּעקל) צו שטעלן DRAM אויף שפּיץ פון די SoC צו שפּאָרן פּלאַץ.
– אַוואַנסירטע פּאַקאַדזשינג העלפֿט פֿאַרבעסערן סיגנאַל וועג, באַנדווידט און עפֿעקטיווקייט.
– מאַכט און טערמיש פּלאַן (מאַכט/טערמיש פּלאַן) באַשטימט אנהאַלטנדיקע פאָרשטעלונג, ספּעציעל פֿאַר גיימינג און לאַנגע ווידעאָ רעקאָרדינג.
כאָטש קאָנצעפּטן ווי טשיפּלעץ ווערן מער פּאָפּולאַר אין דער פּיסי/סערווער וועלט, איז זייער אימפּלעמענטאַציע אין סמאַרטפאָונז מער אַרויסרופנדיק צוליב פּלאַץ באַגרענעצונגען, קאָסטן באַגרענעצונגען און שטרענגע מאַכט רעקווייערמענץ. דאָך, בלייבט די אינדוסטריע אָפֿן צו מער און מער אינטעליגענטער אינטעגראַציע.
10. קעסימפולאַן
פאַבריקאַציע טעכנאָלאָגיע איז די יסוד וואָס ערמעגליכט ARM-באַזירטע טשיפּס אין סמאַרטפאָונז צו ווערן מער און מער שנעל, ענערגיע-עפעקטיוו, און שטריך-רייַך. פון DUV צו EUV ליטאָגראַפֿיע, פון פּלאַנאַר טראַנזיסטאָרן צו FinFET צו GAAFET, יעדער פּראָצעס שפּרינגען ברענגט באַטייטיקע ענדערונגען צו SoC קייפּאַבילאַטיז: גיימינג פאָרשטעלונג, קאַמפּיוטיישאַנאַל קאַמעראַ קוואַליטעט, אויף-דעוויס AI, און באַטאַרייע עפעקטיווקייַט. אָבער הינטער די "nm" נומער ליגט אַ קאָמפּלעקס פאַקט - הויך מאַסקע קאָס, ייעלד טשאַלאַנדזשיז, טערמאַל פּלאַן, און די לימיטיישאַנז פון טראַנזיסטאָר פיזיק. קוקנדיק פאָרויס, די קאָמבינאַציע פון מער אַוואַנסירטע נאָודז, ינקריסינגלי עפעקטיוו ARM אַרכיטעקטור דיזיינז, און פּאַקקאַגינג כידעשים וועט פאָרזעצן צו פאָרעם די ווייַטער דור פון סמאַרטפאָונז.
אויב איר ווילט, קען איך צולייגן א באַזונדערע סעקציע וואָס פאַרגלייכט די ראָלעס פון TSMC קעגן Samsung Foundry, אדער שאַפֿן אַ מער טעכנישע ווערסיע פֿון דעם אַרטיקל (דיסקוטירנדיק BEOL, לאָו-k, וועריאַביליטי, IR דראָפּ, און קלאָק/פּאַוער גייטינג) ווי נויטיק.
