Teknologi Fabrikasi Chip untuk Tablet
Performa sebuah tablet modern sangat ditentukan oleh chip di dalamnya—biasanya berupa SoC (System on Chip) yang menggabungkan CPU, GPU, NPU/AI accelerator, modem (pada model seluler), pengolah gambar (ISP), hingga pengendali memori dalam satu paket. Di balik kemampuan menjalankan aplikasi berat, bermain gim, menggambar dengan stylus, atau bekerja multitasking, ada proses panjang bernama teknologi fabrikasi chip . Artikel ini membahas bagaimana chip untuk tablet dibuat, apa arti “nanometer”, mengapa proses fabrikasi penting bagi efisiensi baterai, dan tren industri yang membentuk tablet masa kini.
Dari Desain ke Silikon: Gambaran Umum Alur Fabrikasi
Pembuatan chip dimulai jauh sebelum wafer silikon masuk pabrik. Perusahaan seperti Apple, Qualcomm, MediaTek, atau Samsung biasanya merancang arsitektur SoC menggunakan deskripsi perangkat keras (HDL) dan tool EDA (Electronic Design Automation). Setelah desain logika terbukti benar (verification), dilakukan sintesis, place-and-route, serta analisis timing dan konsumsi daya. Desain final kemudian dikonversi menjadi mask set —serangkaian “stempel” fotolitografi yang akan memindahkan pola transistor dan jalur interkoneksi ke wafer.
Setelah desain siap, barulah pabrik semikonduktor (foundry) seperti TSMC atau Samsung Foundry menjalankan proses manufaktur di ruang bersih (cleanroom) dengan pengendalian partikel ekstrem. Satu butir debu saja bisa merusak banyak die pada wafer, karena ukuran fitur transistor sangat kecil.
Wafer Silikon: Kanvas untuk Transistor
Chip dibuat di atas wafer silikon —cakram silikon ultrapure berdiameter umum 300 mm. Wafer ini dipoles hingga sangat rata, lalu mendapat berbagai lapisan material tipis (thin film) melalui proses seperti:
– Oxidation : membentuk lapisan silikon dioksida.
– CVD/PVD/ALD : menumbuhkan atau mendepositkan lapisan-lapisan seperti nitrida, high-k dielectric, atau logam.
– Ion implantation : “menembakkan” ion untuk membentuk wilayah n-type dan p-type yang diperlukan transistor.
– Annealing : pemanasan untuk memperbaiki kisi kristal dan mengaktifkan dopan.
Langkah-langkah ini terjadi berulang kali, membentuk struktur transistor, kemudian jaringan kabel logam (interconnect) yang menghubungkan miliaran transistor menjadi sistem komputasi utuh.
Fotolitografi: Menggambar Sirkuit dengan Cahaya
Inti fabrikasi modern adalah fotolitografi , yaitu memindahkan pola dari mask ke wafer dengan bantuan cahaya. Wafer dilapisi photoresist (bahan peka cahaya), kemudian diekspos melalui sistem optik yang sangat presisi. Setelah itu, wafer dicuci (develop) sehingga bagian resist tertentu larut, menyisakan pola yang kemudian digunakan untuk proses etsa (etch) atau deposisi berikutnya.
Semakin kecil pola yang bisa dicetak, semakin tinggi kepadatan transistor. Di sinilah teknologi seperti DUV (Deep Ultraviolet) dan EUV (Extreme Ultraviolet) berperan:
– DUV (193 nm) : digunakan lama dan masih dominan untuk banyak lapisan. Untuk node kecil, DUV sering membutuhkan multi-patterning (mencetak pola berulang dengan beberapa mask) yang meningkatkan biaya dan kompleksitas.
– EUV (13,5 nm) : memungkinkan pencetakan fitur lebih kecil dengan lebih sedikit langkah, membantu menekan variasi proses dan meningkatkan yield pada node mutakhir.
Chip tablet kelas atas umumnya dibuat pada proses yang memanfaatkan EUV untuk mencapai kepadatan dan efisiensi terbaik.
Apa Arti “Nanometer” pada Proses Fabrikasi?
Istilah seperti 7 nm, 5 nm, 3 nm sering dipakai untuk mengelompokkan generasi proses. Namun angka “nm” modern bukan lagi ukuran tunggal (misalnya panjang gerbang transistor) secara literal. Ia lebih merepresentasikan paket peningkatan teknologi: kepadatan transistor, efisiensi energi, performa, serta aturan desain (design rules).
Secara umum, node yang lebih kecil memungkinkan:
– Lebih banyak transistor dalam luas yang sama → fitur lebih kaya (GPU lebih besar, NPU lebih kuat).
– Konsumsi daya lebih rendah pada performa setara → baterai lebih awet.
– Performa lebih tinggi pada daya setara → tablet lebih kencang tanpa cepat panas.
Namun, node lebih kecil juga lebih mahal dan lebih sulit diproduksi, sehingga biasanya dipakai untuk SoC tablet premium.
Evolusi Struktur Transistor: Planar → FinFET → GAAFET
Agar transistor tetap “terkendali” pada ukuran kecil, struktur fisiknya berevolusi:
1. Planar MOSFET : transistor datar klasik yang mulai kesulitan mengatasi kebocoran (leakage) saat ukuran mengecil.
2. FinFET : transistor dengan “sirip” (fin) yang meningkatkan kontrol gerbang terhadap kanal, menekan kebocoran dan meningkatkan efisiensi. Banyak chip tablet 16 nm hingga 5 nm mengandalkan variasi FinFET.
3. GAAFET (Gate-All-Around) : generasi setelah FinFET, di mana gerbang mengelilingi kanal (sering berupa nanosheet) untuk kontrol lebih baik lagi. Teknologi ini menargetkan efisiensi dan scaling lanjutan pada node sangat kecil.
Bagi tablet, struktur transistor yang lebih maju berarti kinerja tinggi tetap bisa dicapai dalam batas termal tipis—karena tablet tidak punya ruang pendingin sebesar laptop.
Lapisan Interkoneksi: “Jalan Raya” di Dalam Chip
Transistor bukan satu-satunya faktor penting. Koneksi antarblok (CPU, GPU, cache, memori controller) membutuhkan jaringan logam berlapis-lapis. Fabrikasi interkoneksi melibatkan:
– Dielektrik low-k untuk mengurangi kapasitansi (mengurangi daya dan meningkatkan kecepatan sinyal).
– Metalisasi (umumnya tembaga, serta barrier layer) .
– CMP (Chemical Mechanical Planarization) untuk meratakan permukaan di tiap tahap.
Pada desain SoC tablet modern, performa sering dibatasi oleh “jarak” dan resistansi jalur, sehingga optimasi interkoneksi dan topologi (misalnya bus, fabric, atau NoC) sama pentingnya dengan transistor cepat.
Yield, Bin, dan Kualitas: Mengapa Tidak Semua Chip Sama
Setelah wafer selesai, setiap die diuji. Tidak semua die sempurna—cacat mikroskopis dapat menyebabkan sebagian unit gagal. Yield adalah persentase die yang berfungsi baik. Node maju cenderung lebih menantang dalam yield, terutama pada awal produksi.
Selain lulus/gagal, chip juga diklasifikasikan (binning) berdasarkan kemampuan frekuensi dan konsumsi daya. Inilah salah satu alasan variasi performa dapat terjadi antar unit, walaupun masih dalam spesifikasi aman.
Bagi produsen tablet, yield memengaruhi biaya: proses 3 nm mungkin memberikan efisiensi tinggi, tetapi harga wafer dan kompleksitas produksi juga meningkat.
Packaging: Menghubungkan Chip dengan Dunia Nyata
Setelah die dipotong dari wafer (dicing), chip masuk tahap packaging . Pada tablet, packaging secara praktis menentukan ukuran papan, efisiensi sinyal, dan daya. Beberapa pendekatan umum:
– Flip-chip BGA : die dibalik dan dihubungkan dengan bump solder ke substrat, memberikan koneksi lebih pendek dibanding wire-bond.
– PoP (Package on Package) : RAM ditumpuk di atas SoC, memperpendek jalur dan menghemat ruang—umum pada perangkat mobile.
– Advanced packaging : termasuk interposer, fan-out, atau stack lebih kompleks untuk meningkatkan bandwidth dan efisiensi.
Packaging sangat penting karena tablet menuntut desain tipis, ringan, tetapi tetap kencang. Termal juga dipengaruhi: panas harus dialirkan dari die ke rangka perangkat melalui material antarmuka termal dan heat spreader.
Dampak Fabrikasi pada Pengalaman Pengguna Tablet
Teknologi fabrikasi tidak hanya urusan pabrik; ia terasa langsung pada pengguna melalui:
– Daya tahan baterai : node lebih maju dan transistor lebih efisien mengurangi konsumsi daya idle dan saat beban sedang.
– Suhu dan throttling : tablet memiliki batas pendinginan. Chip yang lebih efisien bisa mempertahankan performa lebih lama tanpa menurunkan frekuensi.
– Kemampuan AI on-device : NPU yang lebih besar dan hemat daya memungkinkan fitur seperti pengenalan tulisan, editing foto cerdas, atau transkripsi tanpa selalu bergantung cloud.
– Grafis dan layar : GPU yang lebih kuat mendukung refresh rate tinggi, resolusi besar, serta rendering yang lebih kompleks.
Tren Masa Depan: Chiplet, 3D Stacking, dan Efisiensi Ekstrem
Industri bergerak menuju beberapa arah utama:
1. Chiplet dan disaggregasi : memecah SoC besar menjadi beberapa die yang dihubungkan dengan interconnect cepat. Ini bisa meningkatkan fleksibilitas desain dan yield, meski menambah kompleksitas packaging.
2. 3D stacking : menumpuk die (logika dan memori) agar jarak sinyal makin pendek dan bandwidth meningkat—menjanjikan untuk AI dan grafis.
3. Optimasi “performance per watt” : karena batas utama tablet adalah baterai dan panas, inovasi fabrikasi akan terus fokus pada efisiensi, bukan sekadar frekuensi puncak.
Penutup
Teknologi fabrikasi chip untuk tablet adalah kombinasi rumit antara desain sirkuit, material sains, fotolitografi presisi tinggi, struktur transistor mutakhir, interkoneksi multilapis, hingga packaging canggih. Setiap lompatan proses—dari DUV ke EUV, dari FinFET ke GAAFET, dari paket tradisional ke advanced packaging—pada akhirnya bermuara pada hal yang dirasakan pengguna: tablet yang lebih cepat, lebih irit baterai, dan lebih stabil performanya. Di era komputasi mobile yang makin menuntut AI dan grafis tinggi, fabrikasi chip akan tetap menjadi pusat inovasi yang menentukan arah evolusi tablet di masa depan.
