Technologia produkcji układów ARM dla smartfonów
Rozwój nowoczesnych smartfonów w dużej mierze zależy od postępu technologicznego procesorów (SoC/System-on-Chip), które stanowią „mózg” urządzenia. Wiele popularnych układów SoC – takich jak Snapdragon, Dimensity, Exynos, a nawet Apple Silicon – wykorzystuje architekturę ARM jako podstawę instrukcji i konstrukcji procesora. Jednak wydajność i efektywność zależą nie tylko od architektury, ale również od technologii wytwarzania: procesu produkcji półprzewodników, który przekształca projekty obwodów w fizyczne układy scalone na płytkach krzemowych. W tym artykule omówiono ewolucję technologii wytwarzania układów scalonych opartych na architekturze ARM dla smartfonów, sposób działania tego procesu oraz znaczenie procesów technologicznych takich jak 7 nm, 5 nm, 4 nm i 3 nm.
1. ARM: Architektura kontra „układ ARM”
Najpierw wyjaśnijmy: ARM nie jest producentem układów scalonych. ARM (Arm Ltd.) projektuje przede wszystkim architektury zestawów instrukcji (ISA) oraz rdzenie IP, takie jak Cortex-A (procesory aplikacyjne), Cortex-X (wysokowydajne), Cortex-R (czasu rzeczywistego) oraz procesory graficzne Mali (w niektórych układach SoC). Firmy takie jak Qualcomm, MediaTek, Samsung i Apple:
– licencjonowanie architektury ARM,
– połączyć z innymi komponentami (GPU, ISP, NPU, modem, pamięć podręczna, połączenia),
– i produkujemy go w odlewniach, takich jak TSMC czy Samsung Foundry.
Kiedy więc ludzie mówią „chip ARM”, zwykle mają na myśli układ SoC smartfona wykorzystujący architekturę ARM ISA, a proces jego produkcji przeprowadzany jest w odlewni półprzewodników.
2. Dlaczego technologia produkcji jest ważna?
Technologia wytwarzania, często nazywana węzłem procesowym (np. 7 nm, 5 nm, 3 nm), wpływa na trzy główne rzeczy:
1. Wydajność: mniejsze tranzystory zazwyczaj przełączają się szybciej.
2. Wydajność energetyczna: możliwe jest zmniejszenie upływu i zapotrzebowania na napięcie, choć nie zawsze w sposób liniowy.
3. Gęstość: więcej tranzystorów na jednostkę powierzchni, co umożliwia stosowanie większych pamięci podręcznych, bardziej złożonych procesorów CPU, szerszych procesorów GPU i wydajniejszych akceleratorów AI.
Jednak liczba „nm” nie reprezentuje już pojedynczego fizycznego rozmiaru tranzystora, jak to miało miejsce w przeszłości. Jest to raczej oznaczenie węzła związane z zestawem technologii litograficznych, zasadami projektowania oraz charakterystykami gęstości/wydajności.
3. Główne etapy produkcji układu SoC smartfona
Ogólnie rzecz biorąc, droga od projektu układu scalonego do produktu w postaci smartfona przebiega przez kilka etapów:
a) Projekt i weryfikacja
Dostawcy układów SoC projektują bloki IP (CPU, GPU, NPU), a następnie przeprowadzają symulację, weryfikację funkcjonalną, weryfikację czasową (STA) i fizyczne zatwierdzenie (DRC/LVS). Projekt musi być zgodny z zestawem narzędzi do projektowania procesów (PDK) węzła docelowego.
b) Wyjście taśmą
Wyjście z taśmy to moment, w którym ostateczny projekt trafia do odlewni, gdzie powstaje zestaw masek (fotomaska). Jest to kosztowny i ryzykowny etap: poprawki projektu po wyjściu z taśmy mogą oznaczać znaczne koszty i opóźnienia w harmonogramie.
c) Produkcja płytek: Front-End-of-Line (FEOL)
FEOL to proces formowania tranzystorów na płytce – od domieszkowania, formowania kanałów, formowania bramek, izolacji itd. Współcześnie struktury tranzystorów ewoluowały od planarnych do FinFET (fin) i zmierzają w kierunku GAAFET (gate-around).
d) Połączenie międzysystemowe: Back-End-of-Line (BEOL)
Po zmontowaniu tranzystorów, dodawane są ułożone warstwowo warstwy metalu (miedź/dielektryk o niskiej rezystancji dielektrycznej), aby połączyć tranzystory w obwód. W nowoczesnych układach SoC liczba warstw metalu może być dość duża, aby sprostać potrzebom gęstego routingu danych.
e) Krojenie, pakowanie i testowanie
Wafle są cięte na matryce, a następnie pakowane. W przypadku smartfonów opakowanie musi spełniać następujące wymagania:
– kompaktowy rozmiar,
– odprowadzanie ciepła,
– wysoka integralność sygnału,
– niskie zużycie energii.
Często stosowane są techniki takie jak pakowanie typu flip-chip, pakowanie na poziomie wafli krzemowych i integracja PoP (Package-on-Package).
4. Litografia: klucz do zmniejszania tranzystorów
Litografia to proces „drukowania” wzorów obwodów na płytce za pomocą światła i fotorezystu. Im drobniejsze elementy mają być drukowane, tym trudniejszy jest proces.
DUV kontra EUV
– DUV (głęboki ultrafiolet) wykorzystuje długość fali 193 nm. W przypadku małych węzłów DUV wymaga skomplikowanych i kosztownych technik multipatterningu (podwójnego, potrójnego, poczwórnego).
– EUV (Extreme Ultraviolet) wykorzystuje długość fali 13,5 nm. EUV upraszcza drukowanie bardzo małych elementów, zmniejsza liczbę etapów wielokrotnych wzorów, zwiększa dokładność i potencjalnie poprawia wydajność – pomimo bardzo wysokich kosztów sprzętu.
Wczesne węzły 7 nm w dużym stopniu opierały się na wielowarstwowym wzorowaniu DUV, podczas gdy węzły 5 nm i 3 nm coraz częściej opierają się na EUV w bardziej krytycznych warstwach.
5. Ewolucja struktury tranzystora: Planarny → FinFET → GAAFET
Planar
Tranzystory planarne dominowały do około 28–20 nm. Wraz ze zmniejszaniem się rozmiarów tranzystorów, kontrola bramki kanału słabła, a upływ prądu wzrastał.
FinFET
Tranzystory FinFET posiadają „płetwy”, dzięki czemu bramka steruje kanałem z wielu stron. Poprawia to kontrolę elektrostatyczną i ogranicza przepięcia. Wiele popularnych układów SoC do smartfonów w zakresie od 16/14 nm do 4 nm nadal bazuje na tranzystorach FinFET.
GAAFET (Gate-All-Around)
Tranzystory GAAFET pokrywają kanał w sposób bardziej kompleksowy (np. nanopłytki), zapewniając lepszą kontrolę przy bardzo małych rozmiarach. Przejście na GAAFET to kluczowy krok dla węzłów nowej generacji, ponieważ tranzystory FinFET zaczynają osiągać granice skalowalności.
W przypadku układów ARM w smartfonach korzyści płynące z GAAFET będą odczuwalne w zakresie efektywności energetycznej — mającej kluczowe znaczenie dla czasu pracy baterii — oraz stabilności działania przy dużych obciążeniach (gry, sztuczna inteligencja w urządzeniu, nagrywanie wideo w rozdzielczości 4K/8K).
6. Węzeł procesowy na SoC smartfona
Choć szczegóły różnią się w zależności od odlewni, ogólne trendy są następujące:
7 nm i jego pochodne
Ten węzeł stanowi znaczący skok w gęstości i wydajności w porównaniu z procesami 10 nm/12 nm. Wiele układów SoC 7 nm toruje drogę do lepszej wydajności GPU i bardziej złożonej integracji modemów.
5nm / 4nm
Proces 5 nm zaczyna być coraz powszechniejszy w systemach EUV. „4 nm” często odnosi się do ulepszeń w stosunku do 5 nm, które obejmują lepszą gęstość, wydajność lub optymalizację efektywności. W obecnych czasach akceleratory NPU/AI dynamicznie się rozwijają ze względu na zapotrzebowanie na obliczeniowe przetwarzanie obrazu i lekką, generatywną sztuczną inteligencję (AI) dostępną na urządzeniach.
3 nm
Proces technologiczny 3 nm to kamień milowy w zakresie wydajności energetycznej i gęstości. Jednak koszty produkcji rosną, złożoność projektów rośnie, a zarządzanie temperaturą staje się coraz ważniejsze, ponieważ gęstsze tranzystory zwiększają wyzwania termiczne.
7. Wydajność, pojemność i dlaczego istnieje tak wiele wariantów chipów
W produkcji masowej nie wszystkie matryce na waflu są idealne. Wydajność to odsetek chipów spełniających specyfikacje. Odlewnie i producenci układów SoC stosują następujące metody:
– sortowanie płytek i testowanie funkcjonalne,
– grupowanie jakościowe (binning) na podstawie możliwości częstotliwościowo-napięciowych,
– czasami wyłączają niektóre jednostki (np. niektóre klastry GPU) w celu sprzedaży innych wariantów.
Z tego powodu na rynku dostępnych jest wiele wersji układów SoC, które są podobne, ale różnią się wydajnością, lub wersje „Plus/Pro”, które pochodzą z wyższej półki.
8. Wpływ produkcji na projektowanie architektury ARM w smartfonach
Technologia produkcji wpływa na sposób, w jaki dostawcy projektują konfiguracje rdzeni ARM, takie jak big.LITTLE czy DynamIQ: połączenie rdzeni o wysokiej wydajności i rdzeni o niskim poborze mocy. W przypadku bardziej zaawansowanych węzłów:
– rdzenie o wysokiej wydajności mogą działać szybciej przy tej samej mocy,
– wydajne rdzenie mogą być bardziej ekonomiczne w przypadku lżejszych zadań,
– pamięć podręczną można powiększyć bez nadmiernego powiększania kostki,
– Można dodać akceleratory AI do przetwarzania obrazu kamery, głosu i funkcji generatywnych.
Jednak mniejsze węzły niosą ze sobą również pewne wyzwania: nieszczelności w pewnych warunkach, różnice w procesie produkcji i bardziej rygorystyczne wymagania dotyczące projektowania systemów zasilania.
9. Pakowanie i integracja: nie tylko „nm”
Postęp smartfonów zależy nie tylko od małych tranzystorów, ale także od integracji systemów:
– PoP (Package-on-Package) – układanie pamięci DRAM na SoC w celu zaoszczędzenia miejsca.
– Zaawansowane pakowanie pomaga ulepszyć ścieżkę sygnału, przepustowość i wydajność.
– Projekt zasilania i chłodzenia (projekt zasilania/chłodzenia) decyduje o stałej wydajności, zwłaszcza w przypadku gier i długiego nagrywania filmów.
Chociaż koncepcje takie jak chiplety zyskują na popularności w świecie komputerów PC/serwerów, ich wdrożenie w smartfonach jest trudniejsze ze względu na ograniczenia przestrzenne, koszty i wysokie wymagania dotyczące zasilania. Niemniej jednak branża pozostaje otwarta na coraz bardziej inteligentną integrację.
10. Kesimpulan
Technologia wytwarzania to fundament, który pozwala, aby układy ARM w smartfonach stawały się coraz szybsze, energooszczędne i bogate w funkcje. Od litografii DUV do EUV, od tranzystorów planarnych po FinFET i GAAFET, każdy skok technologiczny przynosi znaczące zmiany w możliwościach SoC: wydajności w grach, jakości obrazu obliczeniowego, sztucznej inteligencji (AI) w urządzeniu i wydajności baterii. Jednak za liczbą „nm” kryje się złożona rzeczywistość – wysokie koszty masek, problemy z wydajnością, projektowanie termiczne i ograniczenia fizyki tranzystorów. Patrząc w przyszłość, połączenie bardziej zaawansowanych węzłów, coraz wydajniejszych projektów architektury ARM i innowacji w zakresie obudów będzie nadal kształtować kolejną generację smartfonów.
Jeśli chcesz, mogę dodać specjalną sekcję porównującą role TSMC i Samsung Foundry lub utworzyć bardziej techniczną wersję artykułu (omawiając BEOL, niską rezystancję k, zmienność, spadek napięcia IR i bramkowanie zegara/zasilania), jeśli zajdzie taka potrzeba.
