Chipfabricagetechnologie voor tablets
De prestaties van een moderne tablet worden grotendeels bepaald door de chip erin – meestal een SoC (System on Chip) die een CPU, GPU, NPU/AI-accelerator, modem (in mobiele modellen), beeldprocessor (ISP) en geheugencontroller in één pakket combineert. Achter de mogelijkheid om veeleisende applicaties te draaien, games te spelen, met een stylus te tekenen of te multitasken, schuilt een lang proces dat chipfabricagetechnologie wordt genoemd. Dit artikel bespreekt hoe chips voor tablets worden gemaakt, wat "nanometer" betekent, waarom het fabricageproces van belang is voor de batterijduur en de trends in de industrie die de tablets van vandaag de dag vormgeven.
Van ontwerp tot silicium: een overzicht van het fabricageproces
De chipfabricage begint lang voordat een siliciumwafer de fabriek binnenkomt. Bedrijven zoals Apple, Qualcomm, MediaTek en Samsung ontwerpen SoC-architecturen doorgaans met behulp van hardwarebeschrijvingstalen (HDL) en Electronic Design Automation (EDA)-tools. Nadat het logische ontwerp is geverifieerd, worden synthese, plaatsing en routering, en timing- en stroomverbruikanalyse uitgevoerd. Het uiteindelijke ontwerp wordt vervolgens omgezet in een maskerset – een reeks fotolithografische 'stempels' die de transistorpatronen en interconnectiepaden overbrengen op de wafer.
Zodra het ontwerp klaar is, voeren halfgeleiderfabrieken zoals TSMC of Samsung Foundry het productieproces uit in cleanrooms met extreme stofbeheersing. Een enkel stofdeeltje kan meerdere chips op een wafer beschadigen vanwege de extreem kleine afmetingen van de transistorstructuren.
Siliciumwafers: het canvas voor transistors
Chips worden gebouwd op siliciumwafers – schijven van ultrazuiver silicium met een typische diameter van 300 mm. Deze wafers worden gepolijst tot een perfect vlak oppervlak en vervolgens bedekt met verschillende dunne materiaallagen door middel van processen zoals:
– Oxidatie: er vormt zich een laag siliciumdioxide.
– CVD/PVD/ALD: hiermee worden lagen zoals nitride, hoog-k diëlektrisch materiaal of metaal gevormd of afgezet.
– Ionimplantatie: het “inschieten” van ionen om de n-type en p-type gebieden te vormen die nodig zijn voor de transistor.
– Gloeien: verhitting om het kristalrooster te verbeteren en de doteringsstof te activeren.
Deze stappen herhalen zich en vormen de structuur van transistors, en vervolgens het netwerk van metalen draden (interconnecties) dat miljarden transistors verbindt tot een compleet computersysteem.
Fotolithografie: circuits tekenen met licht
De kern van moderne fabricage is fotolithografie, waarbij een patroon van een masker op een wafer wordt overgebracht met behulp van licht. De wafer wordt bedekt met een fotolak (een lichtgevoelig materiaal) en vervolgens belicht door een zeer nauwkeurig optisch systeem. De wafer wordt vervolgens gewassen (ontwikkeld) om bepaalde delen van de fotolak op te lossen, waardoor een patroon achterblijft dat vervolgens kan worden gebruikt in latere ets- of depositieprocessen.
Hoe kleiner het te printen patroon, hoe hoger de transistordichtheid. Dit is waar technologieën zoals DUV (diep ultraviolet) en EUV (extreem ultraviolet) een rol spelen:
– DUV (193 nm): wordt al lange tijd gebruikt en is nog steeds dominant voor veel lagen. Voor kleine nodes vereist DUV vaak multi-patterning (het printen van herhalende patronen met meerdere maskers), wat de kosten en complexiteit verhoogt.
– EUV (13,5 nm): maakt het mogelijk om kleinere structuren met minder stappen te printen, waardoor procesvariatie wordt verminderd en de opbrengst bij geavanceerde knooppunten wordt verhoogd.
Hoogwaardige tabletchips worden doorgaans geproduceerd met behulp van processen die EUV gebruiken om de beste dichtheid en efficiëntie te bereiken.
Wat betekent "nanometer" in het fabricageproces?
Termen als 7 nm, 5 nm en 3 nm worden vaak gebruikt om procesgeneraties aan te duiden. Het moderne getal "nm" is echter niet langer een enkele, letterlijke meting (bijvoorbeeld de poortlengte van een transistor). Het vertegenwoordigt eerder een pakket technologische verbeteringen: transistordichtheid, energie-efficiëntie, prestaties en ontwerpvoorschriften.
Over het algemeen bieden kleinere knooppunten de volgende mogelijkheden:
– Meer transistors op hetzelfde oppervlak → rijkere functionaliteit (grotere GPU, krachtigere NPU).
– Lager energieverbruik bij gelijkwaardige prestaties → langere batterijduur.
– Hogere prestaties bij gelijk vermogen → snellere tablet zonder oververhitting.
Kleinere nodes zijn echter ook duurder en lastiger te produceren, waardoor ze doorgaans worden gebruikt voor hoogwaardige tablet-SoC's.
Evolutie van de transistorstructuur: Planair → FinFET → GAAFET
Om transistors op kleine afmetingen "onder controle" te houden, is hun fysieke structuur geëvolueerd:
1. Planar MOSFET: een klassieke platte transistor die, naarmate de afmetingen kleiner worden, steeds meer problemen ondervindt met lekstroom.
2. FinFET: een transistor met vinnen die de gate-controle over het kanaal verbeteren, waardoor lekstroom wordt onderdrukt en de efficiëntie wordt verhoogd. Veel tabletchips van 16 nm tot 5 nm maken gebruik van varianten van de FinFET.
3. GAAFET (Gate-All-Around): de volgende generatie na FinFET, waarbij de gate het kanaal (vaak een nanosheet) omringt voor nog betere controle. Deze technologie is gericht op efficiëntie en verdere schaalvergroting bij zeer kleine nodes.
Bij tablets zorgen geavanceerdere transistorstructuren ervoor dat hoge prestaties nog steeds mogelijk zijn binnen nauwe thermische grenzen, omdat tablets niet over de koelkamers van laptops beschikken.
Interconnectielagen: de "snelwegen" in de chip
Transistors zijn niet de enige belangrijke factor. De verbindingen tussen de blokken (CPU, GPU, cache, geheugencontroller) vereisen een meerlaags metalen netwerk. De fabricage van interconnecties omvat:
– Laag-k diëlektrisch materiaal om de capaciteit te verminderen (stroomverbruik te verlagen en signaalsnelheid te verhogen).
– Metallisatie (meestal koper, evenals een barrièrelaag).
– CMP (Chemisch-Mechanische Planarizatie) om het oppervlak in elke fase te egaliseren.
Bij moderne tablet-SoC-ontwerpen wordt de prestatie vaak beperkt door de "afstand" en de padweerstand. Daarom is optimalisatie van de interconnectie en topologie (bijv. bus, fabric of NoC) net zo belangrijk als snelle transistors.
Opbrengst, opslaglocatie en kwaliteit: waarom niet alle chips hetzelfde zijn
Zodra een wafer klaar is, wordt elke chip getest. Niet alle chips zijn perfect; microscopische defecten kunnen ervoor zorgen dat sommige chips uitvallen. De opbrengst is het percentage chips dat naar behoren functioneert. Geavanceerde productieprocessen zijn over het algemeen uitdagender wat betreft de opbrengst, vooral in de beginfase van de productie.
Naast een pass/fail-beoordeling worden chips ook geclassificeerd (gebinned) op basis van frequentiecapaciteit en stroomverbruik. Dit is een van de redenen waarom er prestatieverschillen kunnen optreden tussen verschillende exemplaren, zelfs als ze nog binnen de veilige specificaties vallen.
Voor tabletfabrikanten heeft de opbrengst invloed op de kosten: een 3nm-proces kan een hoge efficiëntie bieden, maar het verhoogt ook de prijs van de wafer en de complexiteit van de productie.
Verpakking: Chips verbinden met de echte wereld
Nadat de chip uit de wafer is gesneden (dicing), gaat de chip de verpakkingsfase in. Bij tablets bepaalt de verpakking in feite de afmetingen van de printplaat, de signaalefficiëntie en het stroomverbruik. Enkele veelgebruikte methoden:
– Flip-chip BGA: de chip wordt omgedraaid en met bump-soldeer aan het substraat bevestigd, wat een kortere verbinding oplevert dan bij wire-bond.
– PoP (Package on Package): RAM wordt bovenop de SoC gestapeld, waardoor de paden korter worden en ruimte wordt bespaard – gebruikelijk in mobiele apparaten.
– Geavanceerde verpakkingstechnologie: inclusief tussenlagen, fan-outs of complexere stapels om de bandbreedte en efficiëntie te verhogen.
De verpakking is cruciaal omdat tablets een dun, licht en compact ontwerp vereisen. Ook de thermische prestaties worden beïnvloed: warmte moet van de chip naar de behuizing van het apparaat worden overgebracht via thermische geleidende materialen en warmteverspreiders.
De invloed van fabricage op de gebruikerservaring van tablets
Fabricagetechnologie is niet alleen een aangelegenheid in de fabriek; gebruikers ervaren de effecten ervan direct via:
– Batterijduur: geavanceerdere nodes en efficiëntere transistors verminderen het stroomverbruik in ruststand en bij matige belasting.
– Temperatuur en prestatievermindering: Tablets hebben beperkingen qua koeling. Efficiëntere chips kunnen hun prestaties langer behouden zonder de frequentie te verlagen.
– AI-mogelijkheden op het apparaat zelf: Een grotere, energiezuinigere NPU maakt functies mogelijk zoals handschrift-herkenning, intelligente fotobewerking of transcriptie, zonder dat er altijd een cloudverbinding nodig is.
– Grafische weergave: Krachtigere GPU's ondersteunen hogere verversingsfrequenties, grote resoluties en complexere rendering.
Toekomstige trends: chiplets, 3D-stapeling en extreme efficiëntie
De industrie ontwikkelt zich in verschillende hoofdrichtingen:
1. Chiplet en disaggregatie: het opsplitsen van een grote SoC in meerdere chips die met elkaar verbonden zijn door snelle interconnecties. Dit kan de ontwerpflexibiliteit en de opbrengst verhogen, maar het verhoogt ook de complexiteit van de verpakking.
2. 3D-stapeling: het stapelen van chips (logica en geheugen) om de signaalafstand te verkorten en de bandbreedte te vergroten – veelbelovend voor AI en grafische toepassingen.
3. Optimalisatie van de "prestaties per watt": aangezien de belangrijkste beperkingen van tablets de batterij en de warmteontwikkeling zijn, zal de innovatie in de fabricage zich blijven richten op efficiëntie, en niet alleen op de piekfrequentie.
Sluitend
De chipfabricagetechnologie voor tablets is een complexe combinatie van circuitontwerp, materiaalkunde, uiterst nauwkeurige fotolithografie, geavanceerde transistorstructuren, meerlaagse interconnecties en geavanceerde verpakkingstechnologie. Elke procesverbetering – van DUV naar EUV, van FinFET naar GAAFET, van traditionele naar geavanceerde verpakkingstechnologie – leidt uiteindelijk tot wat gebruikers ervaren: snellere, energiezuinigere en stabielere tablets. In het tijdperk van mobiel computergebruik, dat steeds meer vraagt om AI en krachtige grafische prestaties, blijft chipfabricage een centrum van innovatie dat de richting van de tabletontwikkeling in de toekomst zal bepalen.
