स्मार्टफोनका लागि एआरएम चिप निर्माण प्रविधि
आधुनिक स्मार्टफोनहरूको विकास धेरै हदसम्म प्रोसेसरहरूको प्रगति (SoCs/System-on-Chips) द्वारा निर्धारण गरिन्छ, जुन उपकरणको "मस्तिष्क" हो। धेरै लोकप्रिय SoCs - जस्तै Snapdragon, Dimensity, Exynos, र Apple Silicon - ले ARM वास्तुकलालाई आफ्नो CPU निर्देशन र डिजाइनको लागि आधारको रूपमा प्रयोग गर्छन्। यद्यपि, प्रदर्शन र दक्षता वास्तुकला द्वारा मात्र होइन तर निर्माण प्रविधि द्वारा पनि निर्धारण गरिन्छ: अर्धचालक निर्माण प्रक्रिया जसले सर्किट डिजाइनहरूलाई सिलिकन वेफरहरूमा भौतिक चिपहरूमा रूपान्तरण गर्दछ। यस लेखले स्मार्टफोनहरूको लागि ARM-आधारित चिप निर्माण प्रविधि कसरी विकसित भएको छ, प्रक्रिया कसरी काम गर्छ, र किन 7nm, 5nm, 4nm, र 3nm जस्ता नोडहरू यति महत्त्वपूर्ण भएका छन् भनेर छलफल गर्दछ।
१. एआरएम: आर्किटेक्चर बनाम "एआरएम चिप"
पहिले, स्पष्ट पारौं: ARM चिप निर्माता होइन। ARM (Arm Ltd.) ले मुख्यतया निर्देशन सेट आर्किटेक्चर (ISAs) र IP कोरहरू जस्तै Cortex-A (एप्लिकेशन CPUs), Cortex-X (उच्च-प्रदर्शन), Cortex-R (वास्तविक-समय), र Mali GPUs (केही SoCs मा) डिजाइन गर्दछ। त्यसपछि Qualcomm, MediaTek, Samsung, र Apple जस्ता कम्पनीहरू:
- ARM आर्किटेक्चरको इजाजतपत्र,
- यसलाई अन्य कम्पोनेन्टहरूसँग जोड्नुहोस् (GPU, ISP, NPU, मोडेम, क्यास, इन्टरकनेक्शन),
- र यसलाई TSMC वा Samsung Foundry जस्ता फाउन्ड्रीहरू मार्फत उत्पादन गर्नुहोस्।
त्यसैले जब मानिसहरूले "ARM चिप" भन्छन्, तिनीहरू सामान्यतया ARM ISA प्रयोग गर्ने स्मार्टफोन SoC लाई बुझाउँछन्, जबकि निर्माण प्रक्रिया अर्धचालक फाउन्ड्रीद्वारा गरिन्छ।
२. निर्माण प्रविधि किन महत्त्वपूर्ण छ?
निर्माण प्रविधि, जसलाई प्रायः प्रक्रिया नोड भनिन्छ (जस्तै ७ एनएम, ५ एनएम, ३ एनएम), ले तीन मुख्य कुराहरूलाई असर गर्छ:
१. कार्यसम्पादन: साना ट्रान्जिस्टरहरूले सामान्यतया छिटो स्विच गर्न सक्छन्।
२. पावर दक्षता: चुहावट र भोल्टेज आवश्यकताहरू कम गर्न सकिन्छ, यद्यपि सधैं रेखीय रूपमा हुँदैन।
३. घनत्व: प्रति एकाइ क्षेत्रफलमा बढी ट्रान्जिस्टरहरू; ठूला क्यासहरू, थप जटिल CPU हरू, फराकिलो GPU हरू, र थप शक्तिशाली AI एक्सेलेरेटरहरू सक्षम पार्दै।
यद्यपि, "nm" संख्याले अब विगतमा जस्तो एकल भौतिक ट्रान्जिस्टर आकारलाई प्रतिनिधित्व गर्दैन। यो लिथोग्राफी प्रविधिहरू, डिजाइन नियमहरू, र घनत्व/दक्षता विशेषताहरूको सेटसँग सम्बन्धित नोड पदनाम हो।
३. स्मार्टफोन SoC निर्माणको मुख्य चरणहरू
सामान्यतया, चिप डिजाइनदेखि स्मार्टफोन उत्पादनसम्मको यात्रा धेरै चरणहरू पार गर्छ:
क) डिजाइन र प्रमाणीकरण
SoC विक्रेताहरूले IP ब्लकहरू (CPU, GPU, NPU) डिजाइन गर्छन्, त्यसपछि सिमुलेशन, कार्यात्मक प्रमाणीकरण, समय प्रमाणीकरण (STA), र भौतिक साइन-अफ (DRC/LVS) गर्छन्। डिजाइन लक्ष्य नोडको प्रक्रिया डिजाइन किट (PDK) सँग उपयुक्त हुनुपर्छ।
ख) टेप-आउट
टेप-आउट भनेको अन्तिम डिजाइनलाई मास्क सेट (फोटोमास्क) बनाउन फाउन्ड्रीमा पठाइने बिन्दु हो। यो एक महँगो र जोखिमपूर्ण चरण हो: टेप-आउट पछि डिजाइन संशोधनको अर्थ महत्त्वपूर्ण लागत र तालिका ढिलाइ हुन सक्छ।
ग) वेफर उत्पादन: फ्रन्ट-एन्ड-अफ-लाइन (FEOL)
FEOL भनेको वेफरमा ट्रान्जिस्टरहरूको गठन हो - डोपिङ, च्यानल गठन, गेट गठन, आइसोलेसन, र यस्तै अन्य। आधुनिक युगमा, ट्रान्जिस्टर संरचनाहरू समतलबाट FinFET (फिन) मा विकसित भएका छन् र GAAFET (गेट-अल-अराउन्ड) तिर सर्दैछन्।
घ) अन्तरसम्बन्ध: ब्याक-एन्ड-अफ-लाइन (BEOL)
ट्रान्जिस्टरहरू जम्मा भएपछि, ट्रान्जिस्टरहरूलाई सर्किटमा जडान गर्न स्ट्याक्ड धातु तहहरू (तामा/कम-के डाइइलेक्ट्रिक) थपिन्छन्। आधुनिक SoC हरूमा, घना डेटा राउटिङको आवश्यकताहरू पूरा गर्न धातु तहहरूको संख्या धेरै ठूलो हुन सक्छ।
ङ) डाइसिङ, प्याकेजिङ, र परीक्षण
वेफरहरूलाई डाइमा काटिन्छ र त्यसपछि प्याकेज गरिन्छ। स्मार्टफोनको लागि, प्याकेजिङले निम्न कुराहरूलाई समर्थन गर्नुपर्छ:
- कम्प्याक्ट साइज,
- गर्मी अपव्यय,
- उच्च सिग्नल अखण्डता,
- कम बिजुली खपत।
फ्लिप-चिप, वेफर-स्तर प्याकेजिङ, र PoP (प्याकेज-अन-प्याकेज) एकीकरण जस्ता प्रविधिहरू बारम्बार प्रयोग गरिन्छ।
४. लिथोग्राफी: ट्रान्जिस्टरहरू खुम्चिने कुञ्जी
लिथोग्राफी भनेको प्रकाश र फोटोरेसिस्ट प्रयोग गरेर वेफरमा सर्किट ढाँचाहरू "छाप्ने" प्रक्रिया हो। छाप्नुपर्ने सुविधाहरू जति सानो हुन्छन्, प्रक्रिया त्यति नै गाह्रो हुन्छ।
DUV विरुद्ध EUV
– DUV (डीप अल्ट्राभायोलेट) ले १९३ एनएमको तरंगदैर्ध्य प्रयोग गर्दछ। साना नोडहरूको लागि, DUV लाई जटिल र महँगो बहु-ढाँचा प्रविधिहरू (डबल, ट्रिपल, क्वाड्रपल ढाँचा) आवश्यक पर्दछ।
– EUV (चरम अल्ट्राभायोलेट) ले १३.५ एनएमको तरंगदैर्ध्य प्रयोग गर्दछ। EUV ले धेरै साना सुविधाहरूको मुद्रणलाई सरल बनाउँछ, बहु-ढाँचा चरणहरूको संख्या घटाउँछ, शुद्धता बढाउँछ, र सम्भावित रूपमा उपज सुधार गर्दछ—यद्यपि उपकरण लागत धेरै उच्च छ।
प्रारम्भिक ७nm नोडहरू DUV मल्टिप्याटर्निङमा धेरै निर्भर थिए, जबकि ५nm र ३nm बढ्दो रूपमा बढी महत्वपूर्ण तहहरूमा EUV मा निर्भर थिए।
५. ट्रान्जिस्टर संरचनाको विकास: समतल → FinFET → GAAFET
प्लानर
प्लानर ट्रान्जिस्टरहरू लगभग २८ nm–२० nm सम्म प्रभावशाली थिए। ट्रान्जिस्टरहरू साना हुँदै जाँदा, च्यानलको गेट नियन्त्रण कमजोर भयो र चुहावट बढ्यो।
FinFET
FinFETs ले "फिन" प्रस्तुत गर्दछ ताकि गेटले धेरै पक्षहरूबाट च्यानल नियन्त्रण गर्दछ। यसले इलेक्ट्रोस्टेटिक नियन्त्रणमा सुधार गर्दछ र चुहावटलाई दबाउँछ। १६/१४ nm देखि ४ nm दायरामा धेरै लोकप्रिय स्मार्टफोन SoC हरू अझै पनि FinFETs मा आधारित छन्।
GAAFET (गेट-अल-अराउन्ड)
GAAFET हरूले च्यानललाई पूर्ण रूपमा समेट्छन् (जस्तै, न्यानोशिटहरू), धेरै सानो आकारमा राम्रो नियन्त्रण प्रदान गर्दछ। FinFET हरूले आफ्नो स्केलिंग सीमामा पुग्न थालेपछि GAAFET हरूमा संक्रमण अर्को पुस्ताको नोडहरूको लागि एक महत्वपूर्ण चरण हो।
स्मार्टफोन एआरएम चिप्सका लागि, GAAFET का फाइदाहरू पावर दक्षतामा महसुस गरिनेछ - ब्याट्री जीवनको लागि महत्त्वपूर्ण - र भारी भारहरू (गेमिङ, अन-डिभाइस एआई, 4K/8K भिडियो रेकर्डिङ) अन्तर्गत प्रदर्शन स्थिरतामा।
६. स्मार्टफोन SoC मा प्रक्रिया नोड
फाउन्ड्रीहरू बीच विवरणहरू फरक भए तापनि, सामान्य प्रवृत्तिहरू निम्नानुसार छन्:
७ एनएम र यसका डेरिभेटिभहरू
यो नोडले १०nm/१२nm को तुलनामा घनत्व र दक्षतामा उल्लेखनीय छलांग प्रतिनिधित्व गर्दछ। धेरै ७nm SoC हरूले सुधारिएको GPU प्रदर्शन र थप जटिल मोडेम एकीकरणको लागि मार्ग प्रशस्त गर्दछ।
5० एनएम / 4१XNUMX एनएम
५nm ले EUV अपनाउने क्रम बढ्दै गएको देख्न थालेको छ। "४nm" ले प्रायः सुधारिएको घनत्व, कार्यसम्पादन, वा दक्षता अनुकूलनका साथ ५nm भन्दा माथिको सुधारलाई जनाउँछ। यस युगमा, कम्प्युटेसनल क्यामेरा प्रशोधन र हल्का तौलको अन-डिभाइस जेनेरेटिभ एआईको मागका कारण NPU/AI एक्सेलेरेटरहरू द्रुत गतिमा बढिरहेका छन्।
3 एनएम
३nm पावर दक्षता र घनत्वको लागि एक महत्वपूर्ण कोसेढुङ्गा हो। यद्यपि, उत्पादन लागत बढ्दै गएको छ, डिजाइन जटिलता बढ्दै गएको छ, र घना ट्रान्जिस्टरहरूले थर्मल चुनौतीहरू बढाउँदै जाँदा थर्मल व्यवस्थापन बढ्दो रूपमा महत्वपूर्ण हुँदै गइरहेको छ।
७. उपज, बिन, र किन यति धेरै चिप भेरियन्टहरू छन्
ठूलो मात्रामा उत्पादन गर्दा, वेफरमा भएका सबै डाइहरू उत्तम हुँदैनन्। उत्पादन भनेको विशिष्टताहरू पार गर्ने चिप्सको प्रतिशत हो। फाउन्ड्री र SoC विक्रेताहरूले निम्न गर्छन्:
- वेफर क्रमबद्ध र कार्यात्मक परीक्षण,
- फ्रिक्वेन्सी/भोल्टेज क्षमताको आधारमा गुणस्तर समूहीकरण (बाइनिङ),
- कहिलेकाहीँ विभिन्न भेरियन्टहरू बेच्न केही एकाइहरू (जस्तै निश्चित GPU क्लस्टरहरू) असक्षम पार्नुहोस्।
यही कारणले गर्दा बजारमा धेरै SoC हरू छन् जुन समान छन् तर फरक प्रदर्शन छन्, वा "प्लस/प्रो" संस्करणहरू छन् जुन उच्च गुणस्तरको बिनबाट आउँछन्।
८. स्मार्टफोनमा एआरएम आर्किटेक्चर डिजाइनमा निर्माणको प्रभाव
निर्माण प्रविधिले विक्रेताहरूले ARM कोर कन्फिगरेसनहरू कसरी डिजाइन गर्छन् भन्ने कुरालाई प्रभाव पार्छ, जस्तै big.LITTLE वा DynamIQ: उच्च-प्रदर्शन कोर र कम-शक्ति कोरहरूको संयोजन। थप उन्नत नोडहरूसँग:
- उच्च प्रदर्शन कोरहरू उही शक्तिमा छिटो चल्न सक्छन्,
- हल्का कार्यहरूको लागि कुशल कोरहरू बढी किफायती हुन सक्छन्,
- डाईलाई अत्यधिक ठूलो नबनाई क्यासलाई ठूलो बनाउन सकिन्छ,
- क्यामेरा प्रशोधन, आवाज, र जेनेरेटिभ सुविधाहरूको लागि एआई एक्सेलेरेटरहरू थप्न सकिन्छ।
तर साना नोडहरूले पनि चुनौतीहरू ल्याउँछन्: निश्चित परिस्थितिहरूमा चुहावट, उत्पादन भिन्नताहरू, र थप कडा पावर डेलिभरी डिजाइन आवश्यकताहरू।
९. प्याकेजिङ र एकीकरण: केवल "nm" मात्र होइन
स्मार्टफोनको प्रगति साना ट्रान्जिस्टरहरूमा मात्र नभई प्रणाली एकीकरणमा पनि निर्भर गर्दछ:
- ठाउँ बचत गर्न SoC माथि DRAM स्ट्याक गर्न PoP (प्याकेज-अन-प्याकेज)।
- उन्नत प्याकेजिङले सिग्नल मार्ग, ब्यान्डविथ र दक्षता सुधार गर्न मद्दत गर्छ।
- पावर र थर्मल डिजाइन (पावर/थर्मल डिजाइन) ले दिगो कार्यसम्पादन निर्धारण गर्छ, विशेष गरी गेमिङ र लामो भिडियो रेकर्डिङको लागि।
पीसी/सर्भर संसारमा चिपलेट जस्ता अवधारणाहरू लोकप्रिय हुँदै गइरहेका छन्, तर ठाउँको सीमितता, लागत सीमितता र कडा पावर आवश्यकताहरूका कारण स्मार्टफोनहरूमा तिनीहरूको कार्यान्वयन अझ चुनौतीपूर्ण छ। तैपनि, उद्योग बढ्दो रूपमा बुद्धिमान एकीकरणको लागि खुला छ।
७. केसिम्पुलन
निर्माण प्रविधि भनेको स्मार्टफोनहरूमा ARM-आधारित चिपहरूलाई छिटो, पावर-कुशल र सुविधा-सम्पन्न बनाउन सक्षम बनाउने आधार हो। DUV देखि EUV लिथोग्राफी सम्म, प्लानर ट्रान्जिस्टर देखि FinFET सम्म GAAFET सम्म, प्रत्येक प्रक्रिया छलांगले SoC क्षमताहरूमा महत्त्वपूर्ण परिवर्तनहरू ल्याउँछ: गेमिङ प्रदर्शन, कम्प्युटेसनल क्यामेरा गुणस्तर, उपकरणमा AI, र ब्याट्री दक्षता। तर "nm" संख्या पछाडि एक जटिल वास्तविकता लुकेको छ - उच्च मास्क लागत, उपज चुनौतीहरू, थर्मल डिजाइन, र ट्रान्जिस्टर भौतिकीको सीमितताहरू। अगाडि हेर्दा, थप उन्नत नोडहरूको संयोजन, बढ्दो कुशल ARM वास्तुकला डिजाइनहरू, र प्याकेजिङ नवाचारहरूले स्मार्टफोनको अर्को पुस्तालाई आकार दिन जारी राख्नेछ।
यदि तपाईं चाहनुहुन्छ भने, म TSMC बनाम Samsung Foundry को भूमिकाहरूको तुलना गर्ने समर्पित खण्ड थप्न सक्छु, वा आवश्यकता अनुसार लेखको थप प्राविधिक संस्करण (BEOL, low-k, variability, IR ड्रप, र घडी/पावर गेटिङको बारेमा छलफल गर्दै) सिर्जना गर्न सक्छु।
