სმარტფონებისთვის ARM ჩიპების დამზადების ტექნოლოგია
თანამედროვე სმარტფონების განვითარება დიდწილად განპირობებულია პროცესორების (SoCs/System-on-Chips) განვითარებით, რომლებიც მოწყობილობის „ტვინს“ წარმოადგენენ. ბევრი პოპულარული SoC, როგორიცაა Snapdragon, Dimensity, Exynos და Apple Silicon-იც კი, იყენებს ARM არქიტექტურას, როგორც მათი CPU ინსტრუქციებისა და დიზაინის საფუძველს. თუმცა, მუშაობა და ეფექტურობა განისაზღვრება არა მხოლოდ არქიტექტურით, არამედ დამზადების ტექნოლოგიითაც: ნახევარგამტარული წარმოების პროცესით, რომელიც სქემების დიზაინს გარდაქმნის ფიზიკურ ჩიპებად სილიკონის ვაფლებზე. ეს სტატია განიხილავს, თუ როგორ განვითარდა სმარტფონებისთვის ARM-ზე დაფუძნებული ჩიპების დამზადების ტექნოლოგია, როგორ მუშაობს ეს პროცესი და რატომ გახდა ასეთი მნიშვნელოვანი ისეთი კვანძები, როგორიცაა 7 ნმ, 5 ნმ, 4 ნმ და 3 ნმ.
1. ARM: არქიტექტურა „ARM ჩიპის“ წინააღმდეგ
პირველ რიგში, განვმარტავთ: ARM არ არის ჩიპების მწარმოებელი. ARM (Arm Ltd.) ძირითადად ქმნის ინსტრუქციების ნაკრების არქიტექტურას (ISA) და IP ბირთვებს, როგორიცაა Cortex-A (აპლიკაციის CPU), Cortex-X (მაღალი ხარისხის), Cortex-R (რეალურ დროში) და Mali GPU (ზოგიერთ SoC-ში). კომპანიები, როგორიცაა Qualcomm, MediaTek, Samsung და Apple, შემდეგ:
– ARM არქიტექტურის ლიცენზირება,
– მისი სხვა კომპონენტებთან (GPU, ISP, NPU, მოდემი, ქეში, ურთიერთდაკავშირება) გაერთიანება;
– და აწარმოონ ის ისეთი ჩამოსხმების ქარხნების მეშვეობით, როგორიცაა TSMC ან Samsung Foundry.
ასე რომ, როდესაც ადამიანები ამბობენ „ARM ჩიპს“, ისინი, როგორც წესი, გულისხმობენ სმარტფონის SoC-ს, რომელიც იყენებს ARM ISA-ს, ხოლო წარმოების პროცესს ნახევარგამტარული ქარხანა ახორციელებს.
2. რატომ არის მნიშვნელოვანი წარმოების ტექნოლოგია?
დამზადების ტექნოლოგია, რომელსაც ხშირად პროცესის კვანძს უწოდებენ (მაგ. 7 ნმ, 5 ნმ, 3 ნმ), სამ მთავარ რამეზე მოქმედებს:
1. შესრულება: პატარა ტრანზისტორებს, როგორც წესი, უფრო სწრაფად შეუძლიათ გადართვა.
2. ენერგოეფექტურობა: გაჟონვისა და ძაბვის მოთხოვნების შემცირება შესაძლებელია, თუმცა ყოველთვის არა წრფივად.
3. სიმჭიდროვე: ერთეულ ფართობზე მეტი ტრანზისტორი; რაც უფრო დიდი ქეშის, უფრო რთული პროცესორების, უფრო ფართო გრაფიკული პროცესორების და უფრო მძლავრი ხელოვნური ინტელექტის ამაჩქარებლების გამოყენების საშუალებას იძლევა.
თუმცა, „ნმ“ რიცხვი აღარ წარმოადგენს ერთი ფიზიკური ტრანზისტორის ზომას, როგორც ეს წარსულში იყო. ეს უფრო კვანძის აღნიშვნას წარმოადგენს, რომელიც დაკავშირებულია ლითოგრაფიული ტექნოლოგიების ერთობლიობასთან, დიზაინის წესებთან და სიმკვრივის/ეფექტურობის მახასიათებლებთან.
3. სმარტფონის SoC-ის დამზადების ძირითადი ეტაპები
ზოგადად, ჩიპის დიზაინიდან სმარტფონის პროდუქტამდე გზა რამდენიმე ეტაპს გადის:
ა) დიზაინი და ვერიფიკაცია
SoC-ის მომწოდებლები ქმნიან IP ბლოკებს (CPU, GPU, NPU), შემდეგ ასრულებენ სიმულაციას, ფუნქციურ ვერიფიკაციას, დროის ვერიფიკაციას (STA) და ფიზიკურ დადასტურებას (DRC/LVS). დიზაინი თავსებადი უნდა იყოს სამიზნე კვანძის პროცესის დიზაინის კომპლექტთან (PDK).
ბ) ლენტით გადაკვრა
ლენტის გადაკვრა არის ეტაპი, როდესაც საბოლოო დიზაინი იგზავნება ჩამოსხმელ ქარხანაში ნიღბების კომპლექტის (ფოტომასკისთვის) დასამზადებლად. ეს ძვირადღირებული და სარისკო ეტაპია: ლენტის გადაკვრის შემდეგ დიზაინის გადახედვამ შეიძლება მნიშვნელოვანი ხარჯები და გრაფიკის შეფერხება გამოიწვიოს.
გ) ვაფლის წარმოება: წინა ხაზის ბოლო (FEOL)
FEOL არის ტრანზისტორების ფორმირება ვაფლზე — დოპირებიდან, არხის ფორმირებიდან, კარიბჭის ფორმირებიდან, იზოლაციიდან და ა.შ. თანამედროვე ეპოქაში ტრანზისტორული სტრუქტურები განვითარდა ბრტყელიდან FinFET-მდე (fin) და გადადის GAAFET-ისკენ (gate-all-around) მიმართულებით.
დ) ურთიერთდაკავშირება: ხაზის უკანა დასასრული (BEOL)
ტრანზისტორების აწყობის შემდეგ, ტრანზისტორების წრედში დასაკავშირებლად, მათ ემატება ერთმანეთში დაწყობილი ლითონის ფენები (სპილენძი/დაბალი k დიელექტრიკი). თანამედროვე SoC-ებში ლითონის ფენების რაოდენობა შეიძლება საკმაოდ დიდი იყოს მონაცემთა მკვრივი მარშრუტიზაციის საჭიროებების დასაკმაყოფილებლად.
ე) კუბიკებად დაჭრა, შეფუთვა და ტესტირება
ვაფლები იჭრება შტამპებად და შემდეგ იფუთება. სმარტფონების შეფუთვამ უნდა უზრუნველყოს:
- კომპაქტური ზომა,
- სითბოს გაფრქვევა, - სითბოს გაფრქვევა,
- მაღალი სიგნალის მთლიანობა,
- დაბალი ენერგომოხმარება.
ხშირად გამოიყენება ისეთი ტექნიკა, როგორიცაა ფლიპ-ჩიპი, ვაფლის დონის შეფუთვა და PoP (პაკეტი-პაკეტზე) ინტეგრაცია.
4. ლითოგრაფია: ტრანზისტორების შეკუმშვის გასაღები
ლითოგრაფია არის მიკროსქემის ნიმუშების „დაბეჭდვის“ პროცესი ფირფიტაზე სინათლისა და ფოტორეზისტის გამოყენებით. რაც უფრო პატარაა დასაბეჭდი დეტალები, მით უფრო რთულია პროცესი.
DUV vs EUV
– DUV (ღრმა ულტრაიისფერი) იყენებს 193 ნმ ტალღის სიგრძეს. მცირე კვანძებისთვის DUV მოითხოვს რთულ და ძვირადღირებულ მრავალშრიანი ნიმუშების შექმნის ტექნიკას (ორმაგი, სამმაგი, ოთხმაგი ნიმუშების შექმნა).
– EUV (ექსტრემალური ულტრაიისფერი) იყენებს 13,5 ნმ ტალღის სიგრძეს. EUV ამარტივებს ძალიან მცირე ზომის დეტალების ბეჭდვას, ამცირებს მრავალნიმუშიანი ეტაპების რაოდენობას, ზრდის სიზუსტეს და პოტენციურად აუმჯობესებს მოსავლიანობას — თუმცა აღჭურვილობის ღირებულება ძალიან მაღალია.
ადრეული 7 ნმ კვანძები დიდწილად იყო დამოკიდებული DUV მულტიპატერნინგზე, ხოლო 5 ნმ და 3 ნმ კვანძები უფრო კრიტიკულ ფენებში სულ უფრო მეტად ეყრდნობოდნენ EUV-ს.
5. ტრანზისტორის სტრუქტურის ევოლუცია: პლანარული → FinFET → GAAFET
პლანერი
ბრტყელი ტრანზისტორები დომინირებდა დაახლოებით 28 ნმ-20 ნმ-მდე. ტრანზისტორების ზომის შემცირებასთან ერთად, არხის კარიბჭის კონტროლი სუსტდებოდა და გაჟონვა იზრდებოდა.
ფინფეტი
FinFET-ებს აქვთ „ფარფლები“, რათა კარიბჭე აკონტროლებდეს არხს მრავალი მხრიდან. ეს აუმჯობესებს ელექტროსტატიკურ კონტროლს და თრგუნავს გაჟონვას. 16/14 ნმ-დან 4 ნმ-მდე დიაპაზონის მრავალი პოპულარული სმარტფონის SoC კვლავ FinFET-ებზეა დაფუძნებული.
GAAFET (Gate-All-Around)
GAAFET-ები არხს უფრო სრულად ფარავენ (მაგ., ნანოფურცლები), რაც ძალიან მცირე ზომებზე უკეთეს კონტროლს უზრუნველყოფს. GAAFET-ებზე გადასვლა კრიტიკული ნაბიჯია ახალი თაობის კვანძებისთვის, რადგან FinFET-ები მასშტაბირების ზღვრებს იწყებენ.
სმარტფონის ARM ჩიპებისთვის GAAFET-ის სარგებელი იგრძნობა ენერგოეფექტურობაში — რაც გადამწყვეტია ბატარეის ხანგრძლივობისთვის — და მუშაობის სტაბილურობაში მძიმე დატვირთვის დროს (თამაშები, მოწყობილობაზე ხელოვნური ინტელექტი, 4K/8K ვიდეოჩანაწერი).
6. სმარტფონის SoC-ზე დამუშავების კვანძი
მიუხედავად იმისა, რომ დეტალები სხვადასხვა საწარმოში განსხვავდება, ზოგადი ტენდენციები შემდეგია:
7 ნმ და მისი წარმოებულები
ეს კვანძი სიმკვრივისა და ეფექტურობის მნიშვნელოვან ნახტომს წარმოადგენს 10 ნმ/12 ნმ-თან შედარებით. ბევრი 7 ნმ-იანი SoC გზას უხსნის GPU-ს მუშაობის გაუმჯობესებას და მოდემის უფრო რთულ ინტეგრაციას.
5 ნმ / 4 ნმ
5 ნმ-ში EUV-ის დანერგვა სულ უფრო ფართოდ ხდება. „4 ნმ“ ხშირად 5 ნმ-ზე გაუმჯობესებულ ტექნოლოგიას აღნიშნავს გაუმჯობესებული სიმკვრივის, მუშაობის ან ეფექტურობის ოპტიმიზაციით. ამ ეპოქაში, NPU/AI ამაჩქარებლები სწრაფად იზრდება გამოთვლითი კამერის დამუშავებისა და მოწყობილობაზე დაფუძნებული მსუბუქი გენერაციული ხელოვნური ინტელექტის მოთხოვნის გამო.
3 ნმ
3 ნმ ენერგოეფექტურობისა და სიმკვრივის მნიშვნელოვანი ეტაპია. თუმცა, წარმოების ხარჯები იზრდება, დიზაინის სირთულე იზრდება და თერმული მართვა სულ უფრო კრიტიკული ხდება, რადგან უფრო მკვრივი ტრანზისტორები თერმულ გამოწვევებს ზრდის.
7. მოსავლიანობა, ურნა და რატომ არსებობს ჩიპის ამდენი ვარიანტი
მასობრივი წარმოებისას, ვაფლის ყველა შტამპი იდეალური არ არის. გამოსავლიანობა არის იმ ჩიპების პროცენტული მაჩვენებელი, რომლებიც აკმაყოფილებენ სპეციფიკაციებს. ჩამომსხმელები და SoC-ის მომწოდებლები აკეთებენ შემდეგს:
– ვაფლის დახარისხება და ფუნქციური ტესტირება,
– ხარისხის დაჯგუფება (ბინინგი) სიხშირის/ძაბვის შესაძლებლობების მიხედვით,
– ზოგჯერ ხდება გარკვეული მოწყობილობების (მაგ., გარკვეული GPU კლასტერების) გამორთვა სხვადასხვა ვარიანტების გასაყიდად.
სწორედ ამიტომ არსებობს ბაზარზე SoC-ების რამდენიმე ვერსია, რომლებიც მსგავსია, მაგრამ განსხვავებული შესრულებით, ან „Plus/Pro“ ვერსიები, რომლებიც უფრო მაღალი ხარისხის კონტეინერებიდან მოდის.
8. ფაბრიკაციის გავლენა სმარტფონებში ARM არქიტექტურის დიზაინზე
წარმოების ტექნოლოგია გავლენას ახდენს იმაზე, თუ როგორ ქმნიან მომწოდებლები ARM ბირთვების კონფიგურაციებს, როგორიცაა big.LITTLE ან DynamIQ: მაღალი ხარისხის და დაბალი სიმძლავრის ბირთვების კომბინაცია. უფრო მოწინავე კვანძებით:
– მაღალი ხარისხის ბირთვებს შეუძლიათ უფრო სწრაფად იმუშაონ იმავე სიმძლავრით,
– ეფექტური ბირთვები შეიძლება უფრო ეკონომიური იყოს მსუბუქი ამოცანებისთვის,
– ქეშის გაფართოება შესაძლებელია მატრიცის ზედმეტად გადიდების გარეშე,
– ხელოვნური ინტელექტის ამაჩქარებლების დამატება შესაძლებელია კამერის დამუშავებისთვის, ხმისა და გენერაციული ფუნქციებისთვის.
თუმცა, მცირე ზომის კვანძებს ასევე მოჰყვება სირთულეები: გარკვეულ პირობებში გაჟონვა, წარმოების ვარიაციები და უფრო მკაცრი ენერგომომარაგების დიზაინის მოთხოვნები.
9. შეფუთვა და ინტეგრაცია: არა მხოლოდ „nm“
სმარტფონების პროგრესი დამოკიდებულია არა მხოლოდ მცირე ტრანზისტორებზე, არამედ სისტემურ ინტეგრაციაზეც:
– PoP (Package-on-Package) DRAM-ის SoC-ზე დაწყობისთვის სივრცის დაზოგვის მიზნით.
– გაუმჯობესებული შეფუთვა ხელს უწყობს სიგნალის გზის, გამტარუნარიანობისა და ეფექტურობის გაუმჯობესებას.
– სიმძლავრე და თერმული დიზაინი (სიმძლავრე/თერმული დიზაინი) განსაზღვრავს მდგრად მუშაობას, განსაკუთრებით თამაშების და ხანგრძლივი ვიდეოჩანაწერის დროს.
მიუხედავად იმისა, რომ ჩიპლეტების მსგავსი კონცეფციები პოპულარობას იძენს კომპიუტერების/სერვერების სამყაროში, მათი სმარტფონებში დანერგვა უფრო რთულია სივრცის, ხარჯების და მკაცრი ენერგომომარაგების შეზღუდვების გამო. მიუხედავად ამისა, ინდუსტრია კვლავ ღიაა სულ უფრო ინტელექტუალური ინტეგრაციისთვის.
10. კესიმპულანი
დამზადების ტექნოლოგია არის საფუძველი, რომელიც სმარტფონებში ARM-ზე დაფუძნებულ ჩიპებს საშუალებას აძლევს გახდნენ სულ უფრო სწრაფი, ენერგოეფექტური და მდიდარი ფუნქციებით. DUV-დან EUV ლითოგრაფიამდე, ბრტყელი ტრანზისტორებიდან FinFET-მდე და GAAFET-მდე, თითოეული პროცესის ნახტომი მნიშვნელოვან ცვლილებებს იწვევს SoC შესაძლებლობებში: სათამაშო შესრულება, გამოთვლითი კამერის ხარისხი, მოწყობილობაზე დამონტაჟებული ხელოვნური ინტელექტი და ბატარეის ეფექტურობა. თუმცა, „ნმ“ რიცხვის უკან რთული რეალობა იმალება - ნიღბის მაღალი ღირებულება, წარმადობის გამოწვევები, თერმული დიზაინი და ტრანზისტორების ფიზიკის შეზღუდვები. მომავალში, უფრო მოწინავე კვანძების, სულ უფრო ეფექტური ARM არქიტექტურის დიზაინისა და შეფუთვის ინოვაციების კომბინაცია გააგრძელებს სმარტფონების შემდეგი თაობის ფორმირებას.
თუ გსურთ, საჭიროებისამებრ, შემიძლია დავამატო ცალკე განყოფილება, სადაც შევადარებ TSMC-ისა და Samsung Foundry-ის როლებს, ან შევქმნა სტატიის უფრო ტექნიკური ვერსია (განხილული იქნება BEOL, low-k, ცვალებადობა, IR ვარდნა და საათის/სიმძლავრის გეითინგი).
