Tehnologija izrade ARM čipova za pametne telefone
Razvoj modernih pametnih telefona uveliko je određen napretkom procesora (SoC/System-on-Chips), koji su "mozgovi" uređaja. Mnogi popularni SoC-ovi - kao što su Snapdragon, Dimensity, Exynos, pa čak i Apple Silicon - koriste ARM arhitekturu kao osnovu za instrukcije i dizajn svojih CPU-a. Međutim, performanse i efikasnost nisu određene samo arhitekturom već i tehnologijom izrade: procesom proizvodnje poluprovodnika koji pretvara dizajn kola u fizičke čipove na silicijumskim pločicama. Ovaj članak razmatra kako se ARM-bazirana tehnologija izrade čipova za pametne telefone razvijala, kako proces funkcioniše i zašto su čvorovi kao što su 7nm, 5nm, 4nm i 3nm postali toliko važni.
1. ARM: Arhitektura u odnosu na „ARM čip“
Prvo, da razjasnimo: ARM nije proizvođač čipova. ARM (Arm Ltd.) prvenstveno dizajnira arhitekture skupova instrukcija (ISA) i IP jezgre kao što su Cortex-A (aplikacijski CPU-i), Cortex-X (visoke performanse), Cortex-R (realno vrijeme) i Mali GPU-i (u nekim SoC-ovima). Kompanije poput Qualcomma, MediaTeka, Samsunga i Applea zatim:
– licenciranje ARM arhitekture,
– kombinujte ga sa drugim komponentama (GPU, ISP, NPU, modem, keš memorija, interkonekcija),
– i proizvode ga u ljevaonicama kao što su TSMC ili Samsung Foundry.
Dakle, kada ljudi kažu "ARM čip", obično misle na SoC pametnog telefona koji koristi ARM ISA, dok se proces proizvodnje provodi u ljevaonici poluprovodnika.
2. Zašto je tehnologija izrade važna?
Tehnologija izrade, često nazivana procesni čvor (npr. 7 nm, 5 nm, 3 nm), utiče na tri glavne stvari:
1. Performanse: manji tranzistori uglavnom mogu brže preključivati.
2. Energetska efikasnost: zahtjevi za curenjem i naponom mogu se smanjiti, iako ne uvijek linearno.
3. Gustoća: više tranzistora po jedinici površine; što omogućava veće keš memorije, složenije CPU-e, šire GPU-e i moćnije AI akceleratore.
Međutim, broj "nm" više ne predstavlja jednu fizičku veličinu tranzistora kao što je to bio slučaj u prošlosti. To je više oznaka čvora povezana sa skupom litografskih tehnologija, pravilima dizajna i karakteristikama gustine/efikasnosti.
3. Glavne faze izrade SoC-a pametnih telefona
Općenito, put od dizajna čipa do pametnog telefona prolazi kroz nekoliko faza:
a) Dizajn i verifikacija
Proizvođači SoC-a dizajniraju IP blokove (CPU, GPU, NPU), zatim izvode simulaciju, funkcionalnu verifikaciju, verifikaciju vremena (STA) i fizičko potpisivanje (DRC/LVS). Dizajn mora biti kompatibilan sa kompletom za dizajn procesa (PDK) ciljnog čvora.
b) Zatvaranje trakom
Faza "tape-out" je faza u kojoj se konačni dizajn šalje u ljevaonicu radi izrade seta maski (fotomaski). Ovo je skupa i rizična faza: revizije dizajna nakon "tape-out" mogu značiti značajne troškove i kašnjenja u rokovima.
c) Proizvodnja pločica: Prednji dio proizvodne linije (FEOL)
FEOL je proces formiranja tranzistora na pločici - od dopiranja, formiranja kanala, formiranja gejta, izolacije i tako dalje. U modernoj eri, tranzistorske strukture su evoluirale od planarnih do FinFET-ova (fin) i kreću se prema GAAFET-u (gate-all-around).
d) Međusobna veza: Krajnja veza (BEOL)
Nakon što su tranzistori sastavljeni, dodaju se složeni metalni slojevi (bakar/dielektrik s niskom k konstantom) kako bi se tranzistori povezali u kolo. U modernim SoC-ovima, broj metalnih slojeva može biti prilično velik kako bi se zadovoljile potrebe gustog usmjeravanja podataka.
e) Rezanje, pakovanje i testiranje
Pločice se režu u matrice, a zatim pakuju. Za pametne telefone, pakovanje mora podržavati:
– kompaktna veličina,
– odvođenje toplote,
– visok integritet signala,
– niska potrošnja energije.
Tehnike kao što su flip-chip, pakovanje na nivou wafera i PoP (Package-on-Package) integracija se često koriste.
4. Litografija: Ključ za smanjenje tranzistora
Litografija je proces "štampanja" uzoraka kola na pločicu pomoću svjetlosti i fotorezista. Što su manje karakteristike koje treba odštampati, to je proces teži.
DUV u odnosu na EUV
– DUV (duboko ultraljubičasto) koristi talasnu dužinu od 193 nm. Za male čvorove, DUV zahtijeva složene i skupe tehnike višestrukog oblikovanja (dvostruko, trostruko, četverostruko oblikovanje).
– EUV (ekstremno ultraljubičasto) koristi talasnu dužinu od 13,5 nm. EUV pojednostavljuje štampanje vrlo malih elemenata, smanjuje broj koraka višestrukog oblikovanja, povećava tačnost i potencijalno poboljšava prinos - iako su troškovi opreme vrlo visoki.
Rani 7nm čvorovi su se uveliko oslanjali na DUV višestruko uzorkovanje, dok se 5nm i 3nm sve više oslanjaju na EUV u kritičnijim slojevima.
5. Evolucija strukture tranzistora: Planarni → FinFET → GAAFET
Planar
Planarni tranzistori su bili dominantni do otprilike 28 nm-20 nm. Kako su tranzistori postajali manji, kontrola gejta kanala je slabila, a curenje se povećavalo.
FinFET
FinFET-ovi uvode "peraja" tako da gejt kontroliše kanal sa više strana. Ovo poboljšava elektrostatičku kontrolu i suzbija curenje. Mnogi popularni SoC-ovi pametnih telefona u rasponu od 16/14 nm do 4 nm i dalje su zasnovani na FinFET-ovima.
GAAFET (Kapija-Sve-Around)
GAAFET-ovi potpunije pokrivaju kanal (npr. nanoslojevi), pružajući bolju kontrolu pri vrlo malim veličinama. Prelazak na GAAFET-ove je ključni korak za čvorove sljedeće generacije jer FinFET-ovi počinju dostizati svoja ograničenja skaliranja.
Za ARM čipove za pametne telefone, prednosti GAAFET-a će se osjetiti u energetskoj efikasnosti - ključnoj za vijek trajanja baterije - i u stabilnosti performansi pod velikim opterećenjima (igre, umjetna inteligencija na uređaju, snimanje 4K/8K videa).
6. Procesni čvor na SoC-u pametnog telefona
Iako se detalji razlikuju od livnice do livnice, opšti trendovi su sledeći:
7 nm i njegovi derivati
Ovaj čvor predstavlja značajan skok u gustoći i efikasnosti u poređenju sa 10nm/12nm. Mnogi 7nm SoC-ovi otvaraju put poboljšanim performansama GPU-a i složenijoj integraciji modema.
5nm / 4nm
5nm proces počinje da pokazuje sve veću primjenu EUV tehnologije. "4nm" se često odnosi na poboljšanja u odnosu na 5nm sa poboljšanom gustinom, performansama ili optimizacijama efikasnosti. U ovom dobu, NPU/AI akceleratori brzo rastu zbog potražnje za računarskom obradom kamera i laganom generativnom umjetnom inteligencijom na uređaju.
3 nm
3nm je značajna prekretnica za energetsku efikasnost i gustoću. Međutim, troškovi proizvodnje rastu, složenost dizajna se povećava, a upravljanje toplinom postaje sve važnije jer gušći tranzistori povećavaju termalne izazove.
7. Prinos, kanta i zašto postoji toliko mnogo varijanti čipova
U masovnoj proizvodnji, nisu svi čipovi na pločici savršeni. Prinos je postotak čipova koji zadovoljavaju specifikacije. Ljevnice i dobavljači SoC-a rade sljedeće:
– sortiranje pločica i funkcionalno testiranje,
– grupiranje po kvalitetu (binning) na osnovu frekvencijskih/naponskih mogućnosti,
– ponekad onemoguće neke jedinice (npr. određene GPU klastere) kako bi se prodavale različite varijante.
Zbog toga na tržištu postoji nekoliko verzija SoC-ova koje su slične, ali imaju različite performanse, ili "Plus/Pro" verzije koje dolaze iz kvalitetnijih kategorija.
8. Utjecaj fabrikacije na dizajn ARM arhitekture u pametnim telefonima
Tehnologija izrade utiče na način na koji dobavljači dizajniraju konfiguracije ARM jezgara, kao što su big.LITTLE ili DynamIQ: kombinacija visokoperformansnih jezgara i jezgara niske potrošnje energije. Sa naprednijim čvorovima:
– jezgre visokih performansi mogu raditi brže s istom potrošnjom energije,
– efikasna jezgra mogu biti ekonomičnija za lakše zadatke,
– keš memorija se može povećati bez pretjeranog povećanja matrice,
– Akceleratori umjetne inteligencije mogu se dodati za obradu kamere, glas i generativne funkcije.
Ali manji čvorovi također donose izazove: curenje pod određenim uvjetima, varijacije u proizvodnji i strožije zahtjeve za dizajn isporuke energije.
9. Pakovanje i integracija: Ne samo "nm"
Napredak pametnih telefona ne zavisi samo od malih tranzistora, već i od sistemske integracije:
– PoP (Package-on-Package) za slaganje DRAM-a na vrh SoC-a radi uštede prostora.
– Napredno pakovanje pomaže u poboljšanju putanje signala, propusnog opsega i efikasnosti.
– Dizajn napajanja i termalne konfiguracije (dizajn napajanja/termalne konfiguracije) određuje održive performanse, posebno za igranje igara i snimanje dugih videa.
Dok koncepti poput čipleta dobijaju na popularnosti u svijetu PC/servera, njihova implementacija u pametnim telefonima je izazovnija zbog ograničenja prostora, troškova i strogih zahtjeva za napajanjem. Ipak, industrija ostaje otvorena za sve inteligentniju integraciju.
10. Kesimpulan
Tehnologija izrade je osnova koja omogućava da ARM čipovi u pametnim telefonima postanu sve brži, energetski efikasniji i bogatiji funkcijama. Od DUV do EUV litografije, od planarnih tranzistora do FinFET-a i GAAFET-a, svaki skok u procesu donosi značajne promjene u mogućnostima SoC-a: performanse igara, kvalitet računarske kamere, umjetna inteligencija na uređaju i efikasnost baterije. Ali iza "nm" broja krije se složena stvarnost - visoki troškovi maski, izazovi prinosa, termalni dizajn i ograničenja fizike tranzistora. Gledajući unaprijed, kombinacija naprednijih čvorova, sve efikasnijih dizajna ARM arhitekture i inovacija u pakovanju nastavit će oblikovati sljedeću generaciju pametnih telefona.
Ako želite, mogu dodati poseban odjeljak u kojem se uspoređuju uloge TSMC-a i Samsung Foundryja ili po potrebi kreirati tehnički detaljniju verziju članka (u kojoj se raspravlja o BEOL-u, niskoj k vrijednosti, varijabilnosti, padu IR napona i upravljanju taktom/snagom).
