Công nghệ sản xuất chip ARM dành cho điện thoại thông minh
Sự phát triển của điện thoại thông minh hiện đại phần lớn được quyết định bởi sự tiến bộ của bộ xử lý (SoC/System-on-Chip), vốn là “bộ não” của thiết bị. Nhiều SoC phổ biến—như Snapdragon, Dimensity, Exynos, và thậm chí cả Apple Silicon—sử dụng kiến trúc ARM làm nền tảng cho các lệnh và thiết kế CPU của chúng. Tuy nhiên, hiệu năng và hiệu quả không chỉ được quyết định bởi kiến trúc mà còn bởi công nghệ chế tạo: quy trình sản xuất chất bán dẫn chuyển đổi các thiết kế mạch thành chip vật lý trên tấm silicon. Bài viết này thảo luận về sự phát triển của công nghệ chế tạo chip dựa trên ARM dành cho điện thoại thông minh, cách thức hoạt động của quy trình và lý do tại sao các công nghệ như 7nm, 5nm, 4nm và 3nm lại trở nên quan trọng đến vậy.
1. ARM: Kiến trúc so với “Chip ARM”
Trước hết, cần làm rõ: ARM không phải là nhà sản xuất chip. ARM (Arm Ltd.) chủ yếu thiết kế kiến trúc tập lệnh (ISA) và các lõi IP như Cortex-A (CPU ứng dụng), Cortex-X (hiệu năng cao), Cortex-R (thời gian thực) và GPU Mali (trong một số SoC). Sau đó, các công ty như Qualcomm, MediaTek, Samsung và Apple mới tham gia vào lĩnh vực này.
– cấp phép kiến trúc ARM,
– kết hợp nó với các thành phần khác (GPU, ISP, NPU, modem, bộ nhớ đệm, kết nối liên mạng),
– và sản xuất nó thông qua các nhà máy đúc như TSMC hoặc Samsung Foundry.
Vì vậy, khi mọi người nói "chip ARM", họ thường ám chỉ một SoC dành cho điện thoại thông minh sử dụng kiến trúc tập lệnh ARM, trong khi quy trình sản xuất được thực hiện bởi một xưởng đúc bán dẫn.
2. Tại sao công nghệ chế tạo lại quan trọng?
Công nghệ chế tạo, thường được gọi là nút quy trình (ví dụ: 7 nm, 5 nm, 3 nm), ảnh hưởng đến ba yếu tố chính:
1. Hiệu năng: Các bóng bán dẫn nhỏ hơn thường có thể chuyển mạch nhanh hơn.
2. Hiệu suất năng lượng: rò rỉ và yêu cầu điện áp có thể được giảm thiểu, mặc dù không phải lúc nào cũng tuyến tính.
3. Mật độ: nhiều bóng bán dẫn hơn trên mỗi đơn vị diện tích; cho phép bộ nhớ đệm lớn hơn, CPU phức tạp hơn, GPU rộng hơn và bộ tăng tốc AI mạnh mẽ hơn.
Tuy nhiên, con số "nm" không còn đại diện cho kích thước vật lý của một bóng bán dẫn duy nhất như trước đây nữa. Nó giống như một ký hiệu nút liên quan đến một tập hợp các công nghệ khắc quang, quy tắc thiết kế và đặc tính mật độ/hiệu suất.
3. Các giai đoạn chính trong quá trình chế tạo SoC điện thoại thông minh
Nhìn chung, hành trình từ thiết kế chip đến sản phẩm điện thoại thông minh trải qua nhiều giai đoạn:
a) Thiết kế & Kiểm chứng
Các nhà cung cấp SoC thiết kế các khối IP (CPU, GPU, NPU), sau đó thực hiện mô phỏng, kiểm tra chức năng, kiểm tra thời gian (STA) và nghiệm thu vật lý (DRC/LVS). Thiết kế phải tương thích với bộ công cụ thiết kế quy trình (PDK) của nút mục tiêu.
b) Xuất băng
Tape-out là giai đoạn mà thiết kế cuối cùng được gửi đến xưởng đúc để chế tạo thành bộ mặt nạ (photomask). Đây là một giai đoạn tốn kém và rủi ro: việc sửa đổi thiết kế sau khi tape-out có thể dẫn đến chi phí đáng kể và chậm trễ tiến độ.
c) Sản xuất tấm bán dẫn: Công đoạn đầu dây chuyền (FEOL)
FEOL là quá trình hình thành các transistor trên một tấm wafer—bao gồm việc pha tạp, tạo kênh dẫn, tạo cổng, cách ly, v.v. Trong thời đại hiện đại, cấu trúc transistor đã phát triển từ dạng phẳng sang FinFET (fin) và đang hướng tới GAAFET (gate-all-around).
d) Kết nối liên thông: Giai đoạn cuối dây chuyền sản xuất (BEOL)
Sau khi các bóng bán dẫn được lắp ráp, các lớp kim loại xếp chồng lên nhau (đồng/chất điện môi có hằng số điện môi thấp) được thêm vào để kết nối các bóng bán dẫn thành một mạch. Trong các SoC hiện đại, số lượng lớp kim loại có thể khá lớn để đáp ứng nhu cầu định tuyến dữ liệu dày đặc.
e) Cắt nhỏ, đóng gói và kiểm tra
Các tấm bán dẫn được cắt thành các khuôn và sau đó được đóng gói. Đối với điện thoại thông minh, bao bì phải đáp ứng các yêu cầu sau:
– kích thước nhỏ gọn,
– tản nhiệt,
– Độ toàn vẹn tín hiệu cao,
– Tiêu thụ điện năng thấp.
Các kỹ thuật như flip-chip, đóng gói cấp wafer và tích hợp PoP (Package-on-Package) thường được sử dụng.
4. Công nghệ in thạch bản: Chìa khóa để thu nhỏ kích thước bóng bán dẫn
Kỹ thuật in thạch bản là quá trình "in" các mẫu mạch điện lên một tấm bán dẫn bằng cách sử dụng ánh sáng và chất cản quang. Kích thước chi tiết cần in càng nhỏ thì quá trình này càng khó khăn.
DUV so với EUV
– Tia cực tím sâu (DUV) sử dụng bước sóng 193 nm. Đối với các nút nhỏ, DUV đòi hỏi các kỹ thuật tạo mẫu đa lớp phức tạp và tốn kém (tạo mẫu kép, ba lớp, bốn lớp).
– Công nghệ EUV (tia cực tím) sử dụng bước sóng 13,5 nm. EUV giúp đơn giản hóa việc in các chi tiết rất nhỏ, giảm số bước tạo mẫu đa lớp, tăng độ chính xác và có khả năng cải thiện năng suất – mặc dù chi phí thiết bị rất cao.
Các công nghệ 7nm đời đầu chủ yếu dựa vào kỹ thuật ghép mẫu DUV, trong khi các công nghệ 5nm và 3nm ngày càng dựa nhiều hơn vào EUV ở các lớp quan trọng hơn.
5. Sự tiến hóa của cấu trúc transistor: Phẳng → FinFET → GAAFET
Máy bay
Các transistor phẳng chiếm ưu thế cho đến kích thước khoảng 28 nm–20 nm. Khi kích thước transistor giảm, sự điều khiển kênh bằng cổng suy yếu và dòng rò tăng lên.
FinFET
Công nghệ FinFET giới thiệu các "vây" (fins) cho phép cổng điều khiển kênh dẫn từ nhiều phía. Điều này cải thiện khả năng kiểm soát tĩnh điện và ngăn chặn rò rỉ. Nhiều SoC điện thoại thông minh phổ biến trong phạm vi 16/14 nm đến 4 nm vẫn dựa trên công nghệ FinFET.
GAAFET (Cổng toàn diện)
Các GAAFET bao phủ kênh dẫn điện hoàn toàn hơn (ví dụ: các tấm nano), mang lại khả năng điều khiển tốt hơn ở kích thước rất nhỏ. Việc chuyển đổi sang GAAFET là một bước quan trọng đối với các thế hệ chip tiếp theo khi FinFET bắt đầu đạt đến giới hạn thu nhỏ của chúng.
Đối với chip ARM dành cho điện thoại thông minh, lợi ích của GAAFET sẽ được thể hiện rõ rệt ở hiệu quả năng lượng—điều cực kỳ quan trọng đối với thời lượng pin—và độ ổn định hiệu năng khi hoạt động ở tải nặng (chơi game, AI trên thiết bị, quay video 4K/8K).
6. Quy trình sản xuất trên SoC điện thoại thông minh
Mặc dù chi tiết có thể khác nhau giữa các xưởng đúc, nhưng xu hướng chung như sau:
7 nm và các dẫn xuất của nó
Công nghệ này thể hiện một bước tiến đáng kể về mật độ và hiệu quả so với công nghệ 10nm/12nm. Nhiều SoC 7nm mở đường cho hiệu năng GPU được cải thiện và tích hợp modem phức tạp hơn.
5nm / 4nm
Công nghệ 5nm đang bắt đầu được ứng dụng rộng rãi hơn. "4nm" thường đề cập đến những cải tiến so với 5nm với mật độ, hiệu năng hoặc tối ưu hóa hiệu quả được cải thiện. Trong kỷ nguyên này, bộ tăng tốc NPU/AI đang phát triển nhanh chóng do nhu cầu xử lý ảnh bằng điện toán và AI tạo sinh nhẹ trên thiết bị.
3 nm
Công nghệ 3nm là một cột mốc quan trọng về hiệu suất năng lượng và mật độ. Tuy nhiên, chi phí sản xuất đang tăng lên, độ phức tạp trong thiết kế ngày càng cao, và quản lý nhiệt trở nên ngày càng quan trọng khi mật độ bóng bán dẫn cao hơn làm tăng thêm những thách thức về nhiệt.
7. Năng suất, phân loại và lý do có nhiều biến thể chip khác nhau
Trong sản xuất hàng loạt, không phải tất cả các chip trên một tấm wafer đều hoàn hảo. Tỷ lệ sản phẩm đạt yêu cầu (yield) là phần trăm số chip đáp ứng được các thông số kỹ thuật. Các nhà máy sản xuất chip và nhà cung cấp SoC thực hiện các bước sau:
– Phân loại và kiểm tra chức năng tấm bán dẫn.
– Phân nhóm chất lượng (phân loại) dựa trên khả năng tần số/điện áp,
– Đôi khi vô hiệu hóa một số đơn vị (ví dụ: một số cụm GPU nhất định) để bán các phiên bản khác nhau.
Đây là lý do tại sao trên thị trường có nhiều phiên bản SoC tương tự nhau nhưng hiệu năng khác nhau, hoặc các phiên bản “Plus/Pro” được sản xuất từ các lô linh kiện chất lượng cao hơn.
8. Tác động của quy trình chế tạo đến thiết kế kiến trúc ARM trong điện thoại thông minh
Công nghệ chế tạo ảnh hưởng đến cách các nhà cung cấp thiết kế cấu hình lõi ARM, chẳng hạn như big.LITTLE hoặc DynamIQ: sự kết hợp giữa các lõi hiệu năng cao và các lõi tiết kiệm năng lượng. Với các tiến trình sản xuất tiên tiến hơn:
– Các lõi hiệu năng cao có thể hoạt động nhanh hơn với cùng mức tiêu thụ điện năng.
– Các lõi xử lý hiệu quả có thể tiết kiệm chi phí hơn cho các tác vụ nhẹ.
– Có thể mở rộng bộ nhớ đệm mà không cần phải làm tăng kích thước khuôn quá mức.
– Có thể bổ sung các bộ tăng tốc AI cho việc xử lý hình ảnh từ camera, giọng nói và các tính năng tạo sinh.
Tuy nhiên, các nút nhỏ hơn cũng mang đến những thách thức: rò rỉ điện trong một số điều kiện nhất định, sự khác biệt trong quá trình sản xuất và các yêu cầu thiết kế cung cấp điện khắt khe hơn.
9. Đóng gói và tích hợp: Không chỉ đơn thuần là “nm”
Sự phát triển của điện thoại thông minh không chỉ phụ thuộc vào các bóng bán dẫn nhỏ mà còn phụ thuộc vào sự tích hợp hệ thống:
– Công nghệ PoP (Package-on-Package) để xếp chồng DRAM lên trên SoC nhằm tiết kiệm không gian.
– Công nghệ đóng gói tiên tiến giúp cải thiện đường truyền tín hiệu, băng thông và hiệu suất.
– Thiết kế công suất và tản nhiệt (power/thermal design) quyết định hiệu năng duy trì, đặc biệt là đối với chơi game và quay video thời gian dài.
Mặc dù các khái niệm như chiplet đang ngày càng phổ biến trong thế giới máy tính cá nhân/máy chủ, việc triển khai chúng trong điện thoại thông minh gặp nhiều thách thức hơn do hạn chế về không gian, chi phí và yêu cầu năng lượng nghiêm ngặt. Tuy nhiên, ngành công nghiệp vẫn mở cửa cho việc tích hợp thông minh ngày càng tăng.
10. Kết luận
Công nghệ chế tạo là nền tảng cho phép các chip dựa trên ARM trong điện thoại thông minh ngày càng nhanh hơn, tiết kiệm năng lượng hơn và giàu tính năng hơn. Từ công nghệ in thạch bản DUV đến EUV, từ bóng bán dẫn phẳng đến FinFET đến GAAFET, mỗi bước tiến trong quy trình đều mang lại những thay đổi đáng kể cho khả năng của SoC: hiệu năng chơi game, chất lượng camera tính toán, trí tuệ nhân tạo trên thiết bị và hiệu quả sử dụng pin. Nhưng đằng sau con số “nm” là một thực tế phức tạp—chi phí mặt nạ cao, thách thức về năng suất, thiết kế tản nhiệt và những hạn chế của vật lý bóng bán dẫn. Nhìn về phía trước, sự kết hợp giữa các công nghệ sản xuất tiên tiến hơn, thiết kế kiến trúc ARM ngày càng hiệu quả và những đổi mới trong công nghệ đóng gói sẽ tiếp tục định hình thế hệ điện thoại thông minh tiếp theo.
Nếu bạn muốn, tôi có thể thêm một phần riêng biệt so sánh vai trò của TSMC và Samsung Foundry, hoặc tạo một phiên bản kỹ thuật hơn của bài viết (thảo luận về BEOL, low-k, tính biến thiên, sụt áp IR và điều khiển xung nhịp/nguồn) nếu cần.
