Технологија израде ARM чипова за паметне телефоне
Развој модерних паметних телефона у великој мери је одређен напретком процесора (SoC/System-on-Chips), који су „мозак“ уређаја. Многи популарни SoC-ови – као што су Snapdragon, Dimensity, Exynos, па чак и Apple Silicon – користе ARM архитектуру као основу за инструкције и дизајн својих CPU-а. Међутим, перформансе и ефикасност нису одређене само архитектуром већ и технологијом израде: процесом производње полупроводника који претвара дизајн кола у физичке чипове на силицијумским плочицама. Овај чланак разматра како се ARM-базирана технологија израде чипова за паметне телефоне развијала, како процес функционише и зашто су чворови као што су 7nm, 5nm, 4nm и 3nm постали толико важни.
1. ARM: Архитектура наспрам „ARM чипа“
Прво, да разјаснимо: ARM није произвођач чипова. ARM (Arm Ltd.) првенствено дизајнира архитектуре скупова инструкција (ISA) и IP језгра као што су Cortex-A (апликациони процесори), Cortex-X (високоперформансни), Cortex-R (реално време) и Mali GPU-ови (у неким SoC-овима). Компаније попут Qualcomm-а, MediaTek-а, Samsung-а и Apple-а затим:
– лиценцирање ARM архитектуре,
– комбинујте га са другим компонентама (ГПУ, ИСП, НПУ, модем, кеш, интерконекција),
– и производе га преко ливница као што су TSMC или Samsung Foundry.
Дакле, када људи кажу „АРМ чип“, обично мисле на SoC паметног телефона који користи АРМ ISA, док процес производње обавља ливница полупроводника.
2. Зашто је технологија израде важна?
Технологија израде, често називана процесни чвор (нпр. 7 nm, 5 nm, 3 nm), утиче на три главне ствари:
1. Перформансе: мањи транзистори генерално могу брже да се пребацују.
2. Енергетска ефикасност: захтеви за цурење и напон могу се смањити, мада не увек линеарно.
3. Густина: више транзистора по јединици површине; омогућава веће кеш меморије, сложеније процесоре, шире графичке процесоре и моћније акцелераторе вештачке интелигенције.
Међутим, број „nm“ више не представља једну физичку величину транзистора као што је то био случај у прошлости. То је више ознака чвора повезана са скупом литографских технологија, правилима дизајна и карактеристикама густине/ефикасности.
3. Главне фазе израде SoC-а за паметне телефоне
Генерално, пут од дизајна чипа до производа паметног телефона пролази кроз неколико фаза:
а) Дизајн и верификација
Добављачи SoC-а дизајнирају IP блокове (CPU, GPU, NPU), затим врше симулацију, функционалну верификацију, верификацију времена (STA) и физичко потписивање (DRC/LVS). Дизајн мора бити компатибилан са комплетом за дизајн процеса (PDK) циљног чвора.
б) Залепљивање траком
Лепљење траком је фаза у којој се коначни дизајн шаље у ливницу ради израде сета маски (фотомаске). Ово је скупа и ризична фаза: ревизије дизајна након лепљења траком могу значити значајне трошкове и кашњења у распореду.
ц) Производња плочица: Предњи крај линије (FEOL)
ФЕОЛ је формирање транзистора на плочици - од допирања, формирања канала, формирања капије, изолације и тако даље. У модерној ери, структуре транзистора су еволуирале од планарних до FinFET-ова (fin) и крећу се ка GAAFET-у (gate-all-around).
d) Међусобно повезивање: Задња страна линије (BEOL)
Када се транзистори склопе, додају се наслагани метални слојеви (бакар/диелектрик са ниском к) како би се транзистори повезали у коло. У модерним SoC-овима, број металних слојева може бити прилично велики како би се задовољиле потребе густог усмеравања података.
е) Сецкање, паковање и тестирање
Плочице се секу у чипове, а затим пакују. За паметне телефоне, паковање мора да подржава:
– компактна величина,
– одвођење топлоте,
– висок интегритет сигнала,
– ниска потрошња енергије.
Често се користе технике као што су флип-чип, паковање на нивоу плочице и PoP (паковање на паковање) интеграција.
4. Литографија: Кључ за смањење транзистора
Литографија је процес „штампања“ кола на плочицу помоћу светлости и фоторезиста. Што су мање карактеристике које треба одштампати, то је процес тежи.
DUV vs EUV
– DUV (дубоко ултраљубичасто) користи таласну дужину од 193 nm. За мале чворове, DUV захтева сложене и скупе технике вишеструког обликовања (двоструко, троструко, четвороструко обликовање).
– EUV (екстремно ултраљубичасто зрачење) користи таласну дужину од 13,5 nm. EUV поједностављује штампање веома малих карактеристика, смањује број корака вишеструког обликовања, повећава тачност и потенцијално побољшава принос — иако су трошкови опреме веома високи.
Рани 7nm чворови су се у великој мери ослањали на DUV вишеструко обликовање, док су се 5nm и 3nm све више ослањали на EUV у критичнијим слојевима.
5. Еволуција структуре транзистора: Планар → FinFET → GAAFET
Планар
Планарни транзистори су били доминантни до око 28 nm–20 nm. Како су транзистори постајали мањи, контрола капије канала је слабила, а цурење се повећавало.
ФинФЕТ
FinFET-ови уводе „пераја“ тако да капија контролише канал са више страна. Ово побољшава електростатичку контролу и сузбија цурење. Многи популарни SoC-ови паметних телефона у опсегу од 16/14 nm до 4 nm су и даље базирани на FinFET-овима.
GAAFET (Капија-Све-Акруг)
GAAFET-ови потпуније покривају канал (нпр. нанолистови), пружајући бољу контролу при веома малим величинама. Прелазак на GAAFET-ове је кључни корак за чворове следеће генерације, јер FinFET-ови почињу да достижу своје границе скалирања.
За ARM чипове за паметне телефоне, предности GAAFET-а ће се осетити у енергетској ефикасности – кључној за трајање батерије – и у стабилности перформанси под великим оптерећењима (игре, вештачка интелигенција на уређају, снимање 4K/8K видеа).
6. Процесни чвор на SoC-у паметног телефона
Иако се детаљи разликују између ливница, општи трендови су следећи:
7 nm и његови деривати
Овај чвор представља значајан скок у густини и ефикасности у поређењу са 10nm/12nm. Многи 7nm SoC-ови отварају пут побољшаним перформансама GPU-а и сложенијој интеграцији модема.
5 нм / 4 нм
5nm почиње да доживљава све већу употребу EUV технологије. „4nm“ се често односи на побољшања у односу на 5nm са побољшаном густином, перформансама или оптимизацијама ефикасности. У овој ери, NPU/AI акцелератори брзо расту због потражње за рачунарском обрадом камера и лаганом генеративном AI технологијом на уређају.
КСНУМКС нм
3nm је значајна прекретница за енергетску ефикасност и густину. Међутим, трошкови производње расту, сложеност дизајна се повећава, а управљање топлотом постаје све критичније јер гушћи транзистори повећавају термичке изазове.
7. Принос, канта и зашто постоји толико варијанти чипова
У масовној производњи, нису сви чипови на плочици савршени. Принос је проценат чипова који испуњавају спецификације. Ливнице и произвођачи система на чипу раде следеће:
– сортирање плочица и функционално испитивање,
– груписање по квалитету (бининг) на основу фреквентних/напонских могућности,
– понекад онемогућите неке јединице (нпр. одређене ГПУ кластере) да бисте продавали различите варијанте.
То је разлог зашто на тржишту постоји неколико верзија SoC-ова које су сличне, али имају различите перформансе, или „Plus/Pro“ верзије које долазе из квалитетнијих производа.
8. Утицај израде на дизајн ARM архитектуре у паметним телефонима
Технологија израде утиче на то како произвођачи дизајнирају конфигурације ARM језгара, као што су big.LITTLE или DynamIQ: комбинација језгара високих перформанси и језгара мале потрошње енергије. Са напреднијим чворовима:
– језгра високих перформанси могу радити брже са истом снагом,
– ефикасна језгра могу бити економичнија за лакше задатке,
– кеш меморија се може повећати без претераног повећања матрице,
– АИ акцелератори се могу додати за обраду камере, глас и генеративне функције.
Али мањи чворови такође доносе изазове: цурење под одређеним условима, варијације у производњи и строже захтеве за дизајн испоруке напајања.
9. Паковање и интеграција: Не само „нм“
Напредак паметних телефона не зависи само од малих транзистора, већ и од системске интеграције:
– PoP (Package-on-Package) за слагање DRAM меморије на врх SoC-а ради уштеде простора.
– Напредно паковање помаже у побољшању путање сигнала, пропусног опсега и ефикасности.
– Дизајн напајања и термичке опреме (дизајн напајања/термичке опреме) одређује одрживе перформансе, посебно за игре и снимање дугих видео записа.
Иако концепти попут чиплета добијају на популарности у свету рачунара/сервера, њихова имплементација у паметним телефонима је изазовнија због ограничења простора, трошкова и строгих захтева за напајањем. Ипак, индустрија остаје отворена за све интелигентнију интеграцију.
10. Кесимпулан
Технологија израде је основа која омогућава да чипови засновани на ARM-у у паметним телефонима постану све бржи, енергетски ефикаснији и богатији функцијама. Од DUV до EUV литографије, од планарних транзистора до FinFET-а до GAAFET-а, сваки скок у процесу доноси значајне промене у могућностима SoC-а: перформансе у играма, квалитет рачунарске камере, вештачка интелигенција на уређају и ефикасност батерије. Али иза „nm“ броја крије се сложена реалност – високи трошкови маске, изазови у приносу, термички дизајн и ограничења физике транзистора. Гледајући унапред, комбинација напреднијих чворова, све ефикаснијих ARM архитектурских дизајна и иновација у паковању ће наставити да обликује следећу генерацију паметних телефона.
Ако желите, могу додати посебан одељак који упоређује улоге TSMC-а и Samsung Foundry-ја или направити техничкију верзију чланка (разматрајући BEOL, low-k, варијабилност, пад IR-а и синхронизацију такта/снаге) по потреби.
