စမတ်ဖုန်းများအတွက် ARM ချစ်ပ်ထုတ်လုပ်ရေးနည်းပညာ
ခေတ်သစ်စမတ်ဖုန်းများ ဖွံ့ဖြိုးတိုးတက်လာမှုကို စက်ပစ္စည်း၏ “ဦးနှောက်” ဖြစ်သော ပရိုဆက်ဆာများ (SoCs/System-on-Chips) တိုးတက်မှုဖြင့် အဓိကဆုံးဖြတ်ထားသည်။ Snapdragon၊ Dimensity၊ Exynos နှင့် Apple Silicon ကဲ့သို့သော လူကြိုက်များသော SoC အများအပြားသည် ARM ဗိသုကာကို ၎င်းတို့၏ CPU ညွှန်ကြားချက်များနှင့် ဒီဇိုင်းအတွက် အခြေခံအဖြစ် အသုံးပြုကြသည်။ သို့သော် စွမ်းဆောင်ရည်နှင့် ထိရောက်မှုကို ဗိသုကာပညာဖြင့်သာမက ထုတ်လုပ်မှုနည်းပညာဖြင့်လည်း ဆုံးဖြတ်သည်- ဆားကစ်ဒီဇိုင်းများကို ဆီလီကွန်ဝေဖာများပေါ်ရှိ ရုပ်ပိုင်းဆိုင်ရာချစ်ပ်များအဖြစ် ပြောင်းလဲပေးသည့် တစ်ပိုင်းလျှပ်ကူးပစ္စည်းထုတ်လုပ်မှုလုပ်ငန်းစဉ်။ ဤဆောင်းပါးသည် စမတ်ဖုန်းများအတွက် ARM-အခြေပြု ချစ်ပ်ထုတ်လုပ်မှုနည်းပညာ မည်သို့တိုးတက်ပြောင်းလဲလာပုံ၊ လုပ်ငန်းစဉ်မည်သို့အလုပ်လုပ်ပုံနှင့် 7nm၊ 5nm၊ 4nm နှင့် 3nm ကဲ့သို့သော node များသည် အဘယ်ကြောင့် အလွန်အရေးပါလာပုံကို ဆွေးနွေးထားသည်။
၁။ ARM: ဗိသုကာနှင့် “ARM ချစ်ပ်”
ပထမဦးစွာ ရှင်းလင်းပြောကြားလိုသည်မှာ ARM သည် ချစ်ပ်ထုတ်လုပ်သူမဟုတ်ပါ။ ARM (Arm Ltd.) သည် Cortex-A (application CPU များ)၊ Cortex-X (စွမ်းဆောင်ရည်မြင့်)၊ Cortex-R (အချိန်နှင့်တပြေးညီ) နှင့် Mali GPU (SoC အချို့တွင်) ကဲ့သို့သော instruction set architectures (ISAs) နှင့် IP cores များကို အဓိကဒီဇိုင်းထုတ်သည်။ ထို့နောက် Qualcomm၊ MediaTek၊ Samsung နှင့် Apple ကဲ့သို့သော ကုမ္ပဏီများသည်-
– ARM ဗိသုကာလက်ရာကို လိုင်စင်ချခြင်း၊
– အခြားအစိတ်အပိုင်းများ (GPU၊ ISP၊ NPU၊ မိုဒမ်၊ ကက်ရှ်၊ အပြန်အလှန်ချိတ်ဆက်မှု) နှင့် ပေါင်းစပ်ပါ။
– နှင့် TSMC သို့မဟုတ် Samsung Foundry ကဲ့သို့သော သတ္တုပုံသွင်းစက်ရုံများမှတစ်ဆင့် ထုတ်လုပ်သည်။
ဒါကြောင့် လူတွေက “ARM chip” လို့ ပြောတဲ့အခါ ARM ISA ကိုအသုံးပြုတဲ့ စမတ်ဖုန်း SoC ကို ဆိုလိုတာဖြစ်ပြီး ထုတ်လုပ်မှုလုပ်ငန်းစဉ်ကို semiconductor foundry က လုပ်ဆောင်ပါတယ်။
၂။ ထုတ်လုပ်မှုနည်းပညာသည် အဘယ်ကြောင့် အရေးကြီးသနည်း။
Fabrication နည်းပညာကို process node (ဥပမာ 7 nm၊ 5 nm၊ 3 nm) ဟုခေါ်လေ့ရှိပြီး သည် အဓိကအချက်သုံးချက်ကို သက်ရောက်မှုရှိသည်-
၁။ စွမ်းဆောင်ရည်- အရွယ်အစားသေးငယ်သော ထရန်စစ္စတာများသည် ယေဘုယျအားဖြင့် ပိုမိုမြန်ဆန်စွာ ပြောင်းလဲနိုင်သည်။
၂။ ပါဝါထိရောက်မှု- ယိုစိမ့်မှုနှင့် ဗို့အားလိုအပ်ချက်များကို လျှော့ချနိုင်သော်လည်း အမြဲတမ်း linearly မဟုတ်ပါ။
၃။ သိပ်သည်းဆ- ယူနစ်ဧရိယာတစ်ခုလျှင် ထရန်စစ္စတာများ ပိုမိုများပြားလာခြင်း၊ ကက်ရှ်ကြီးများ ပိုမိုကြီးမားလာခြင်း၊ ပိုမိုရှုပ်ထွေးသော CPU များ၊ ပိုမိုကျယ်ပြန့်သော GPU များနှင့် ပိုမိုအစွမ်းထက်သော AI accelerator များကို ဖန်တီးနိုင်စေခြင်း။
သို့သော် "nm" နံပါတ်သည် ယခင်ကကဲ့သို့ ရုပ်ပိုင်းဆိုင်ရာ ထရန်စစ္စတာ အရွယ်အစားတစ်ခုတည်းကို ကိုယ်စားမပြုတော့ပါ။ ၎င်းသည် လစ်သိုဂရပ်ဖီနည်းပညာများ၊ ဒီဇိုင်းစည်းမျဉ်းများနှင့် သိပ်သည်းဆ/ထိရောက်မှု ဝိသေသလက္ခဏာများနှင့် ဆက်စပ်နေသော node သတ်မှတ်ချက်နှင့် ပိုတူပါသည်။
၃။ စမတ်ဖုန်း SoC ထုတ်လုပ်ခြင်း၏ အဓိကအဆင့်များ
ယေဘုယျအားဖြင့် ချစ်ပ်ဒီဇိုင်းမှ စမတ်ဖုန်းထုတ်ကုန်အထိ ခရီးသည် အဆင့်များစွာကို ဖြတ်သန်းရသည်။
(က) ဒီဇိုင်းနှင့် အတည်ပြုခြင်း
SoC ရောင်းချသူများသည် IP blocks (CPU၊ GPU၊ NPU) ကို ဒီဇိုင်းဆွဲပြီးနောက် simulation၊ functional verification၊ timing verification (STA) နှင့် physical sign-off (DRC/LVS) ကို လုပ်ဆောင်ကြသည်။ ဒီဇိုင်းသည် target node ၏ process design kit (PDK) နှင့် တွဲဖက်အသုံးပြုရမည်။
(ခ) တိပ်ဖြင့်ကပ်ခြင်း
တိပ်ကပ်ခြင်းဆိုသည်မှာ နောက်ဆုံးဒီဇိုင်းကို မျက်နှာဖုံးအစုံ (ဓာတ်ပုံမျက်နှာဖုံး) အဖြစ်ပြုလုပ်ရန် သတ္တုပုံသွင်းစက်ရုံသို့ ပေးပို့သည့်အချိန်ဖြစ်သည်။ ၎င်းသည် စျေးကြီးပြီး အန္တရာယ်များသော အဆင့်ဖြစ်သည်- တိပ်ကပ်ပြီးနောက် ဒီဇိုင်းပြင်ဆင်မှုများသည် သိသာထင်ရှားသော ကုန်ကျစရိတ်များနှင့် အချိန်ဇယားနှောင့်နှေးမှုများကို ဆိုလိုနိုင်သည်။
ဂ) ဝေဖာထုတ်လုပ်မှု- လိုင်းရှေ့ (FEOL)
FEOL ဆိုသည်မှာ doping၊ channel formation၊ gate formation၊ isolation စသည်တို့မှ wafer ပေါ်တွင် transistor များဖွဲ့စည်းခြင်းဖြစ်သည်။ ခေတ်သစ်တွင် transistor တည်ဆောက်ပုံများသည် planar မှ FinFET (fin) အထိ တိုးတက်ပြောင်းလဲလာပြီး GAAFET (gate-all-around) သို့ ဦးတည်ရွေ့လျားနေပါသည်။
(ဃ) အပြန်အလှန်ချိတ်ဆက်မှု- လိုင်း၏နောက်ဘက်အဆုံး (BEOL)
ထရန်စစ္စတာများ တပ်ဆင်ပြီးသည်နှင့် ထရန်စစ္စတာများကို ဆားကစ်တစ်ခုထဲသို့ ချိတ်ဆက်ရန်အတွက် သတ္တုအလွှာများ (ကြေးနီ/low-k dielectric) ကို ထပ်ထည့်သည်။ ခေတ်မီ SoC များတွင် သတ္တုအလွှာအရေအတွက်သည် သိပ်သည်းသောဒေတာလမ်းကြောင်းပြောင်းခြင်း၏ လိုအပ်ချက်များကို ဖြည့်ဆည်းရန် အတော်လေးများပြားနိုင်သည်။
(င) အတုံးလေးများ လှီးဖြတ်ခြင်း၊ ထုပ်ပိုးခြင်းနှင့် စမ်းသပ်ခြင်း
ဝေဖာများကို ဒိုင်များအဖြစ် ဖြတ်တောက်ပြီးနောက် ထုပ်ပိုးထားသည်။ စမတ်ဖုန်းများအတွက် ထုပ်ပိုးမှုသည် အောက်ပါတို့ကို ပံ့ပိုးပေးရမည်-
- အရွယ်အစားသေးငယ်ခြင်း၊
- အပူပျံ့နှံ့ခြင်း၊
- မြင့်မားသော signal သမာဓိရှိမှု၊
- ပါဝါသုံးစွဲမှုနည်းသည်။
flip-chip၊ wafer-level packaging နှင့် PoP (Package-on-Package) ပေါင်းစပ်မှုကဲ့သို့သော နည်းပညာများကို မကြာခဏ အသုံးပြုကြသည်။
၄။ လစ်သိုဂရပ်ဖီ- ထရန်စစ္စတာများကို ကျုံ့စေရန် အဓိကသော့ချက်
လစ်သိုဂရပ်ဖီဆိုသည်မှာ အလင်းနှင့် ဖိုတိုရီဆစ်ကို အသုံးပြု၍ ဝေဖာပေါ်တွင် ဆားကစ်ပုံစံများကို "ပုံနှိပ်ခြင်း" လုပ်ငန်းစဉ်ဖြစ်သည်။ ရိုက်နှိပ်ရမည့် အင်္ဂါရပ်များ သေးငယ်လေ၊ လုပ်ငန်းစဉ် ပိုမိုခက်ခဲလေဖြစ်သည်။
DUV နှင့် EUV
– DUV (Deep Ultraviolet) သည် 193 nm လှိုင်းအလျားကို အသုံးပြုသည်။ node ငယ်များအတွက် DUV သည် ရှုပ်ထွေးပြီး စျေးကြီးသော multipatterning နည်းစနစ်များ (double, triple, quadruple patterning) လိုအပ်သည်။
– EUV (Extreme Ultraviolet) သည် 13,5 nm လှိုင်းအလျားကို အသုံးပြုသည်။ EUV သည် အလွန်သေးငယ်သော အင်္ဂါရပ်များ၏ ပုံနှိပ်ခြင်းကို ရိုးရှင်းစေပြီး၊ multipatterning အဆင့်များ အရေအတွက်ကို လျှော့ချပေးကာ၊ တိကျမှုကို မြှင့်တင်ပေးကာ၊ အလားအလာရှိသော အထွက်နှုန်းကို တိုးတက်စေသည်—သို့သော် စက်ပစ္စည်းကုန်ကျစရိတ်မှာ အလွန်မြင့်မားပါသည်။
အစောပိုင်း 7nm node များသည် DUV multipatterning ကို များစွာအားကိုးခဲ့ပြီး 5nm နှင့် 3nm များသည် ပိုမိုအရေးကြီးသောအလွှာများတွင် EUV ကို ပိုမိုအားကိုးလာကြသည်။
၅။ ထရန်စစ္စတာဖွဲ့စည်းပုံ၏ဆင့်ကဲဖြစ်စဉ်- Planar → FinFET → GAAFET
ပြို
Planar transistors များသည် 28 nm–20 nm အထိ လွှမ်းမိုးခဲ့သည်။ transistors များ သေးငယ်လာသည်နှင့်အမျှ channel ၏ gate control သည် အားနည်းလာပြီး leakage များ တိုးလာသည်။
FinFET
FinFETs များသည် "fins" ကို မိတ်ဆက်ပေးသောကြောင့် gate သည် channel ကို ဘက်ပေါင်းစုံမှ ထိန်းချုပ်ပေးသည်။ ၎င်းသည် electrostatic control ကို တိုးတက်စေပြီး leakage ကို နှိမ်နင်းပေးသည်။ 16/14 nm မှ 4 nm အတိုင်းအတာရှိ လူကြိုက်များသော စမတ်ဖုန်း SoC အများအပြားသည် FinFETs များကို အခြေခံထားဆဲဖြစ်သည်။
GAAFET (ဂိတ်-အားလုံး-ပတ်လည်)
GAAFET များသည် channel ကို ပိုမိုပြည့်စုံစွာ ဖုံးအုပ်ထားပါသည် (ဥပမာ၊ nanosheets)၊ အလွန်သေးငယ်သော အရွယ်အစားများတွင် ပိုမိုကောင်းမွန်သော ထိန်းချုပ်မှုကို ပေးစွမ်းသည်။ FinFETs များသည် ၎င်းတို့၏ scaling ကန့်သတ်ချက်များ ရောက်ရှိလာပြီဖြစ်သောကြောင့် GAAFET များသို့ ကူးပြောင်းခြင်းသည် နောက်မျိုးဆက် node များအတွက် အရေးကြီးသော ခြေလှမ်းတစ်ခုဖြစ်သည်။
စမတ်ဖုန်း ARM ချစ်ပ်များအတွက် GAAFET ၏ အကျိုးကျေးဇူးများကို ဘက်ထရီသက်တမ်းအတွက် အရေးကြီးသော ပါဝါထိရောက်မှုနှင့် လေးလံသောဝန်များအောက်တွင် (ဂိမ်းကစားခြင်း၊ on-device AI၊ 4K/8K ဗီဒီယိုမှတ်တမ်းတင်ခြင်း) တို့တွင် ခံစားရလိမ့်မည်။
၆။ စမတ်ဖုန်း SoC ပေါ်ရှိ Process Node
အသေးစိတ်အချက်အလက်များသည် သတ္တုတွင်းစက်ရုံများအလိုက် ကွဲပြားသော်လည်း၊ ယေဘုယျခေတ်ရေစီးကြောင်းများမှာ အောက်ပါအတိုင်းဖြစ်သည်-
7 nm နှင့် ၎င်း၏ derivatives များ
ဤ node သည် 10nm/12nm နှင့် နှိုင်းယှဉ်ပါက သိပ်သည်းဆနှင့် စွမ်းဆောင်ရည်တွင် သိသိသာသာ ခုန်ပျံကျော်လွှားမှုကို ကိုယ်စားပြုသည်။ 7nm SoC အများအပြားသည် GPU စွမ်းဆောင်ရည် ပိုမိုကောင်းမွန်လာခြင်းနှင့် ပိုမိုရှုပ်ထွေးသော modem ပေါင်းစပ်မှုအတွက် လမ်းခင်းပေးပါသည်။
5 nm / 4 nm
5nm သည် EUV လက်ခံအသုံးပြုမှု ပိုမိုကျယ်ပြန့်လာသည်ကို မြင်တွေ့လာရသည်။ "4nm" ဆိုသည်မှာ 5nm ထက် ပိုမိုမြင့်မားသော သိပ်သည်းဆ၊ စွမ်းဆောင်ရည် သို့မဟုတ် ထိရောက်မှု အကောင်းဆုံးဖြစ်အောင် လုပ်ဆောင်မှုများ တိုးတက်လာခြင်းကို မကြာခဏ ရည်ညွှန်းလေ့ရှိသည်။ ဤခေတ်တွင် တွက်ချက်မှုဆိုင်ရာ ကင်မရာ လုပ်ဆောင်မှုနှင့် ပေါ့ပါးသော on-device generative AI အတွက် လိုအပ်ချက်ကြောင့် NPU/AI accelerators များသည် အလျင်အမြန် ကြီးထွားလာနေပါသည်။
3 nm
3nm သည် ပါဝါထိရောက်မှုနှင့် သိပ်သည်းဆအတွက် သိသာထင်ရှားသော မှတ်တိုင်တစ်ခုဖြစ်သည်။ သို့သော် ထုတ်လုပ်မှုကုန်ကျစရိတ်များ မြင့်တက်လာပြီး ဒီဇိုင်းရှုပ်ထွေးမှုများ မြင့်တက်လာကာ သိပ်သည်းဆများသော ထရန်စစ္စတာများကြောင့် အပူချိန်ဆိုင်ရာ စိန်ခေါ်မှုများ မြင့်တက်လာသည်နှင့်အမျှ အပူချိန်စီမံခန့်ခွဲမှုသည် ပိုမိုအရေးကြီးလာပါသည်။
၇။ Yield၊ Bin နှင့် Chip မျိုးကွဲများစွာရှိရခြင်းအကြောင်းရင်း
အစုလိုက်အပြုံလိုက်ထုတ်လုပ်မှုတွင်၊ wafer ပေါ်ရှိ die အားလုံးသည် ပြီးပြည့်စုံသည်မဟုတ်ပါ။ Yield ဆိုသည်မှာ သတ်မှတ်ချက်များကို အောင်မြင်သော ချစ်ပ်များ၏ ရာခိုင်နှုန်းဖြစ်သည်။ Foundries နှင့် SoC ရောင်းချသူများသည် အောက်ပါတို့ကို လုပ်ဆောင်ကြသည်-
– wafer အမျိုးအစားခွဲခြားခြင်းနှင့် လုပ်ဆောင်ချက်ဆိုင်ရာ စမ်းသပ်ခြင်း၊
– ကြိမ်နှုန်း/ဗို့အားစွမ်းရည်အပေါ် အခြေခံ၍ အရည်အသွေးအုပ်စုဖွဲ့ခြင်း (binning)၊
- တစ်ခါတစ်ရံတွင် မတူညီသော မျိုးကွဲများကို ရောင်းချရန်အတွက် ယူနစ်အချို့ (ဥပမာ GPU cluster အချို့) ကို ပိတ်ပါ။
ဒါကြောင့်ပဲ ဈေးကွက်ထဲမှာ အလားတူပေမယ့် စွမ်းဆောင်ရည်ကွဲပြားတဲ့ SoC ဗားရှင်းတွေ ဒါမှမဟုတ် အရည်အသွေးမြင့် bins တွေကနေ လာတဲ့ “Plus/Pro” ဗားရှင်းတွေ အများအပြား ရှိနေတာပါ။
၈။ စမတ်ဖုန်းများတွင် ARM ဗိသုကာဒီဇိုင်းအပေါ် Fabrication ၏ သက်ရောက်မှု
Fabrication နည်းပညာသည် ရောင်းချသူများသည် big.LITTLE သို့မဟုတ် DynamIQ ကဲ့သို့သော ARM core configuration များကို ဒီဇိုင်းဆွဲပုံကို လွှမ်းမိုးသည်- မြင့်မားသောစွမ်းဆောင်ရည်ရှိသော core များနှင့် low-power core များပေါင်းစပ်မှု။ ပိုမိုအဆင့်မြင့်သော node များဖြင့်-
– စွမ်းဆောင်ရည်မြင့် core များသည် တူညီသောပါဝါဖြင့် ပိုမိုမြန်ဆန်စွာလည်ပတ်နိုင်သည်။
– ထိရောက်သော core များသည် ပေါ့ပါးသော အလုပ်များအတွက် ပိုမိုချွေတာနိုင်ပါသည်။
– ဒိုင်းကို အလွန်အကျွံ ချဲ့စရာမလိုဘဲ ကက်ရှ်ကို ချဲ့နိုင်သည်။
– ကင်မရာလုပ်ဆောင်မှု၊ အသံနှင့် ထုတ်လုပ်မှုဆိုင်ရာ အင်္ဂါရပ်များအတွက် AI အရှိန်မြှင့်ကိရိယာများကို ထည့်သွင်းနိုင်သည်။
သို့သော် သေးငယ်သော node များသည်လည်း စိန်ခေါ်မှုများကို ယူဆောင်လာပါသည်- အချို့သောအခြေအနေများတွင် ယိုစိမ့်မှု၊ ထုတ်လုပ်မှုကွဲပြားမှုများနှင့် ပိုမိုတင်းကျပ်သော ပါဝါပေးပို့မှုဒီဇိုင်းလိုအပ်ချက်များ။
၉။ ထုပ်ပိုးမှုနှင့် ပေါင်းစပ်မှု- “nm” သက်သက် မဟုတ်ပါ။
စမတ်ဖုန်းများ၏ တိုးတက်မှုသည် သေးငယ်သော ထရန်စစ္စတာများပေါ်တွင်သာမက စနစ်ပေါင်းစပ်မှုပေါ်တွင်လည်း မူတည်ပါသည်။
– နေရာချွေတာရန်အတွက် SoC ၏ထိပ်တွင် DRAM ကိုထပ်ထားရန် PoP (Package-on-Package)။
– အဆင့်မြင့်ထုပ်ပိုးမှုသည် အချက်ပြလမ်းကြောင်း၊ bandwidth နှင့် စွမ်းဆောင်ရည်ကို တိုးတက်ကောင်းမွန်စေရန် ကူညီပေးသည်။
– ပါဝါနှင့် အပူဒီဇိုင်း (ပါဝါ/အပူဒီဇိုင်း) သည် အထူးသဖြင့် ဂိမ်းကစားခြင်းနှင့် ဗီဒီယိုကြာရှည်စွာ ရိုက်ကူးခြင်းအတွက် ရေရှည်စွမ်းဆောင်ရည်ကို ဆုံးဖြတ်ပေးသည်။
PC/server လောကမှာ chiplet လိုမျိုး သဘောတရားတွေ ရေပန်းစားလာပေမယ့် စမတ်ဖုန်းတွေမှာ အကောင်အထည်ဖော်ဖို့ကတော့ နေရာကန့်သတ်ချက်တွေ၊ ကုန်ကျစရိတ်ကန့်သတ်ချက်တွေနဲ့ တင်းကျပ်တဲ့ ပါဝါလိုအပ်ချက်တွေကြောင့် ပိုပြီးစိန်ခေါ်မှုတွေ ရှိနေပါတယ်။ သို့သော်လည်း ဒီလုပ်ငန်းဟာ ဉာဏ်ရည်ထက်မြက်တဲ့ ပေါင်းစပ်မှုအတွက် ပွင့်လင်းနေဆဲပါ။
10. Kesimpulan
စမတ်ဖုန်းများတွင် ARM-based ချစ်ပ်များကို ပိုမိုမြန်ဆန်၊ ပါဝါသက်သာပြီး အင်္ဂါရပ်ကြွယ်ဝလာစေရန် Fabrication နည်းပညာသည် အခြေခံအုတ်မြစ်ဖြစ်သည်။ DUV မှ EUV lithography အထိ၊ planar transistors မှ FinFET အထိ GAAFET အထိ၊ လုပ်ငန်းစဉ်တစ်ခုစီသည် SoC စွမ်းရည်များကို သိသာထင်ရှားသောပြောင်းလဲမှုများ ယူဆောင်လာပါသည်- ဂိမ်းစွမ်းဆောင်ရည်၊ တွက်ချက်မှုကင်မရာအရည်အသွေး၊ on-device AI နှင့် ဘက်ထရီထိရောက်မှု။ သို့သော် “nm” နံပါတ်၏နောက်ကွယ်တွင် ရှုပ်ထွေးသောအဖြစ်မှန်တစ်ခုရှိသည်- mask ကုန်ကျစရိတ်မြင့်မားခြင်း၊ yield စိန်ခေါ်မှုများ၊ thermal design နှင့် transistor ရူပဗေဒ၏ကန့်သတ်ချက်များ။ အနာဂတ်ကိုကြည့်လျှင် ပိုမိုအဆင့်မြင့်သော node များ၊ ပိုမိုထိရောက်သော ARM ဗိသုကာဒီဇိုင်းများနှင့် packaging ဆန်းသစ်တီထွင်မှုများပေါင်းစပ်မှုသည် နောက်မျိုးဆက်စမတ်ဖုန်းများကို ဆက်လက်ပုံဖော်နေမည်ဖြစ်သည်။
သင်အလိုရှိပါက TSMC နှင့် Samsung Foundry တို့၏ အခန်းကဏ္ဍများကို နှိုင်းယှဉ်သည့် သီးသန့်အပိုင်းတစ်ခု ထည့်နိုင်သည်၊ သို့မဟုတ် လိုအပ်သလို ဆောင်းပါး၏ ပိုမိုနည်းပညာဆိုင်ရာဗားရှင်းတစ်ခု (BEOL၊ low-k၊ variability၊ IR drop နှင့် clock/power gating တို့ကို ဆွေးနွေးခြင်း) ဖန်တီးနိုင်ပါသည်။
