Teknologi Fabrikasi Cip ARM untuk Telefon Pintar
Perkembangan telefon pintar moden sebahagian besarnya ditentukan oleh kemajuan pemproses (SoC/System-on-Chips), yang merupakan "otak" peranti tersebut. Banyak SoC popular—seperti Snapdragon, Dimensity, Exynos, dan juga Apple Silicon—menggunakan seni bina ARM sebagai asas untuk arahan dan reka bentuk CPU mereka. Walau bagaimanapun, prestasi dan kecekapan ditentukan bukan sahaja oleh seni bina tetapi juga oleh teknologi fabrikasi: proses pembuatan semikonduktor yang menukar reka bentuk litar menjadi cip fizikal pada wafer silikon. Artikel ini membincangkan bagaimana teknologi fabrikasi cip berasaskan ARM untuk telefon pintar telah berkembang, bagaimana proses tersebut berfungsi, dan mengapa nod seperti 7nm, 5nm, 4nm, dan 3nm menjadi begitu penting.
1. ARM: Senibina vs “Cip ARM”
Pertama sekali, mari kita jelaskan: ARM bukanlah pengeluar cip. ARM (Arm Ltd.) terutamanya mereka bentuk seni bina set arahan (ISA) dan teras IP seperti Cortex-A (CPU aplikasi), Cortex-X (prestasi tinggi), Cortex-R (masa nyata) dan GPU Mali (dalam sesetengah SoC). Syarikat seperti Qualcomm, MediaTek, Samsung dan Apple kemudiannya:
– pelesenan seni bina ARM,
– menggabungkannya dengan komponen lain (GPU, ISP, NPU, modem, cache, interkoneksi),
– dan menghasilkannya melalui faundri seperti TSMC atau Samsung Foundry.
Jadi apabila orang menyebut "cip ARM," mereka biasanya bermaksud SoC telefon pintar yang menggunakan ARM ISA, manakala proses fabrikasi dijalankan oleh faundri semikonduktor.
2. Mengapakah Teknologi Fabrikasi Penting?
Teknologi fabrikasi, yang sering dipanggil nod proses (cth. 7 nm, 5 nm, 3 nm), mempengaruhi tiga perkara utama:
1. Prestasi: transistor yang lebih kecil secara amnya boleh bertukar dengan lebih pantas.
2. Kecekapan kuasa: keperluan kebocoran dan voltan boleh dikurangkan, walaupun tidak selalunya secara linear.
3. Ketumpatan: lebih banyak transistor per unit luas; membolehkan cache yang lebih besar, CPU yang lebih kompleks, GPU yang lebih luas dan pemecut AI yang lebih berkuasa.
Walau bagaimanapun, nombor "nm" tidak lagi mewakili saiz transistor fizikal tunggal seperti yang berlaku pada masa lalu. Ia lebih kepada penetapan nod yang berkaitan dengan satu set teknologi litografi, peraturan reka bentuk dan ciri ketumpatan/kecekapan.
3. Peringkat Utama Fabrikasi SoC Telefon Pintar
Secara amnya, perjalanan dari reka bentuk cip kepada produk telefon pintar melalui beberapa peringkat:
a) Reka Bentuk & Pengesahan
Vendor SoC mereka bentuk blok IP (CPU, GPU, NPU), kemudian melaksanakan simulasi, pengesahan fungsi, pengesahan masa (STA) dan pengesahan fizikal (DRC/LVS). Reka bentuk mesti serasi dengan kit reka bentuk proses (PDK) nod sasaran.
b) Pelekat pita
Tape-out ialah tahap di mana reka bentuk akhir dihantar ke kilang faundri untuk dijadikan set topeng (photomask). Ini adalah peringkat yang mahal dan berisiko: semakan reka bentuk selepas tape-out boleh bermakna kos yang tinggi dan kelewatan jadual.
c) Pengeluaran Wafer: Bahagian Hadapan (FEOL)
FEOL ialah pembentukan transistor pada wafer—daripada pendopan, pembentukan saluran, pembentukan get, pengasingan dan sebagainya. Dalam era moden, struktur transistor telah berkembang daripada planar kepada FinFET (sirip) dan bergerak ke arah GAAFET (get-all-around).
d) Sambungan: Bahagian Belakang Talian (BEOL)
Setelah transistor dipasang, lapisan logam bertindan (kuprum/dielektrik k-rendah) ditambah untuk menyambungkan transistor ke dalam litar. Dalam SoC moden, bilangan lapisan logam boleh menjadi agak besar untuk memenuhi keperluan penghalaan data yang padat.
e) Menghiris, Membungkus dan Menguji
Wafer dipotong menjadi acuan dan kemudian dibungkus. Untuk telefon pintar, pembungkusan mesti menyokong:
– saiz padat,
– pelesapan haba,
– integriti isyarat yang tinggi,
– penggunaan kuasa yang rendah.
Teknik seperti cip flip, pembungkusan peringkat wafer dan integrasi PoP (Pakej-atas-Pakej) kerap digunakan.
4. Litografi: Kunci untuk Mengecutkan Transistor
Litografi ialah proses "mencetak" corak litar ke atas wafer menggunakan cahaya dan fotoresis. Lebih kecil ciri yang hendak dicetak, lebih sukar prosesnya.
DUV lawan EUV
– DUV (Deep Ultraviolet) menggunakan panjang gelombang 193 nm. Bagi nod kecil, DUV memerlukan teknik berbilang corak yang kompleks dan mahal (corak berganda, tiga, empat kali ganda).
– EUV (Ultraviolet Ekstrem) menggunakan panjang gelombang 13,5 nm. EUV memudahkan pencetakan ciri-ciri yang sangat kecil, mengurangkan bilangan langkah berbilang corak, meningkatkan ketepatan dan berpotensi meningkatkan hasil—walaupun kos peralatannya sangat tinggi.
Nod 7nm awal sangat bergantung pada multipola DUV, manakala 5nm dan 3nm semakin bergantung pada EUV dalam lapisan yang lebih kritikal.
5. Evolusi Struktur Transistor: Planar → FinFET → GAAFET
Planar
Transistor planar dominan sehingga kira-kira 28 nm–20 nm. Apabila transistor menjadi lebih kecil, kawalan get saluran menjadi lemah dan kebocoran meningkat.
FinFET
FinFET memperkenalkan "sirip" supaya get mengawal saluran dari pelbagai sisi. Ini meningkatkan kawalan elektrostatik dan menyekat kebocoran. Banyak SoC telefon pintar popular dalam julat 16/14 nm hingga 4 nm masih berasaskan FinFET.
GAAFET (Gate-All-Around)
GAAFET meliputi saluran dengan lebih lengkap (contohnya, nanosheets), memberikan kawalan yang lebih baik pada saiz yang sangat kecil. Peralihan kepada GAAFET merupakan langkah kritikal untuk nod generasi akan datang apabila FinFET mula mencapai had penskalaan mereka.
Bagi cip ARM telefon pintar, manfaat GAAFET akan dirasai dalam kecekapan kuasa—penting untuk hayat bateri—dan dalam kestabilan prestasi di bawah beban berat (permainan, AI pada peranti, rakaman video 4K/8K).
6. Nod Proses pada SoC Telefon Pintar
Walaupun butiran berbeza antara faundri, trend umum adalah seperti berikut:
7 nm dan terbitannya
Nod ini mewakili lonjakan ketara dalam ketumpatan dan kecekapan berbanding 10nm/12nm. Banyak SoC 7nm membuka jalan untuk prestasi GPU yang lebih baik dan integrasi modem yang lebih kompleks.
5 nm / 4 nm
Penggunaan EUV dalam 5nm mula meluas. "4nm" sering merujuk kepada penambahbaikan berbanding 5nm dengan pengoptimuman ketumpatan, prestasi atau kecekapan yang lebih baik. Pada era ini, pemecut NPU/AI berkembang pesat disebabkan oleh permintaan untuk pemprosesan kamera pengkomputeran dan AI generatif pada peranti yang ringan.
3 nm
3nm merupakan satu pencapaian penting untuk kecekapan dan ketumpatan kuasa. Walau bagaimanapun, kos pembuatan semakin meningkat, kerumitan reka bentuk semakin meningkat, dan pengurusan haba menjadi semakin kritikal apabila transistor yang lebih padat meningkatkan cabaran haba.
7. Hasil, Bin, dan Mengapa Terdapat Begitu Banyak Varian Cip
Dalam pengeluaran besar-besaran, tidak semua acuan pada wafer adalah sempurna. Hasil ialah peratusan cip yang melepasi spesifikasi. Vendor faundri dan SoC melakukan perkara berikut:
– pengisihan wafer dan ujian fungsian,
– pengelompokan kualiti (binning) berdasarkan keupayaan frekuensi/voltan,
– kadangkala melumpuhkan beberapa unit (cth. kluster GPU tertentu) untuk menjual varian yang berbeza.
Inilah sebabnya mengapa terdapat beberapa versi SoC di pasaran yang serupa tetapi mempunyai prestasi yang berbeza, atau versi "Plus/Pro" yang datang daripada bin berkualiti tinggi.
8. Kesan Fabrikasi pada Reka Bentuk Seni Bina ARM dalam Telefon Pintar
Teknologi fabrikasi mempengaruhi cara vendor mereka bentuk konfigurasi teras ARM, seperti big.LITTLE atau DynamIQ: gabungan teras berprestasi tinggi dan teras berkuasa rendah. Dengan nod yang lebih canggih:
– teras berprestasi tinggi boleh berjalan lebih pantas pada kuasa yang sama,
– teras yang cekap boleh menjadi lebih menjimatkan untuk tugasan ringan,
– cache boleh dibesarkan tanpa membesarkan acuan secara berlebihan,
– Pemecut AI boleh ditambah untuk pemprosesan kamera, suara dan ciri generatif.
Tetapi nod yang lebih kecil juga membawa cabaran: kebocoran di bawah keadaan tertentu, variasi pembuatan dan keperluan reka bentuk penghantaran kuasa yang lebih ketat.
9. Pembungkusan dan Integrasi: Bukan Sekadar “nm”
Kemajuan telefon pintar bukan sahaja bergantung pada transistor kecil, tetapi juga pada integrasi sistem:
– PoP (Pakej-atas-Pakej) untuk menyusun DRAM di atas SoC bagi menjimatkan ruang.
– Pembungkusan lanjutan membantu meningkatkan laluan isyarat, lebar jalur dan kecekapan.
– Reka bentuk kuasa dan haba (reka bentuk kuasa/haba) menentukan prestasi yang mampan, terutamanya untuk permainan dan rakaman video yang panjang.
Walaupun konsep seperti ciplet semakin popular dalam dunia PC/pelayan, pelaksanaannya dalam telefon pintar lebih mencabar disebabkan oleh kekangan ruang, kekangan kos dan keperluan kuasa yang ketat. Walau bagaimanapun, industri ini kekal terbuka kepada integrasi yang semakin pintar.
10. Kesimpulannya
Teknologi fabrikasi merupakan asas yang membolehkan cip berasaskan ARM dalam telefon pintar menjadi semakin pantas, cekap kuasa dan kaya dengan ciri. Daripada litografi DUV kepada EUV, daripada transistor satah kepada FinFET kepada GAAFET, setiap lonjakan proses membawa perubahan ketara kepada keupayaan SoC: prestasi permainan, kualiti kamera pengkomputeran, AI pada peranti dan kecekapan bateri. Tetapi di sebalik nombor "nm" terletak realiti yang kompleks—kos topeng yang tinggi, cabaran hasil, reka bentuk terma dan batasan fizik transistor. Ke hadapan, gabungan nod yang lebih canggih, reka bentuk seni bina ARM yang semakin cekap dan inovasi pembungkusan akan terus membentuk telefon pintar generasi akan datang.
Jika anda mahu, saya boleh menambah bahagian khusus yang membandingkan peranan TSMC vs Samsung Foundry, atau mencipta versi artikel yang lebih teknikal (membincangkan BEOL, low-k, kebolehubahan, penurunan IR dan pengawalan jam/kuasa) seperti yang diperlukan.
