स्मार्टफोनसाठी एआरएम चिप निर्मिती तंत्रज्ञान

स्मार्टफोनसाठी एआरएम चिप निर्मिती तंत्रज्ञान

आधुनिक स्मार्टफोन्सचा विकास हा मोठ्या प्रमाणावर प्रोसेसर्सच्या (SoCs/सिस्टम-ऑन-चिप्स) प्रगतीवर अवलंबून असतो, जे डिव्हाइसचे 'मेंदू' असतात. स्नॅपड्रॅगन, डायमेन्सिटी, एक्सिनोस आणि अगदी ॲपल सिलिकॉनसारखे अनेक लोकप्रिय SoCs त्यांच्या CPU निर्देशांसाठी आणि डिझाइनसाठी पाया म्हणून ARM आर्किटेक्चरचा वापर करतात. तथापि, कार्यक्षमता आणि परिणामकारकता केवळ आर्किटेक्चरवरच नव्हे, तर फॅब्रिकेशन तंत्रज्ञानावरही अवलंबून असते: ही एक सेमीकंडक्टर उत्पादन प्रक्रिया आहे जी सर्किट डिझाइनला सिलिकॉन वेफर्सवरील भौतिक चिप्समध्ये रूपांतरित करते. हा लेख स्मार्टफोन्ससाठी ARM-आधारित चिप फॅब्रिकेशन तंत्रज्ञान कसे विकसित झाले आहे, ही प्रक्रिया कशी कार्य करते आणि 7nm, 5nm, 4nm, आणि 3nm सारखे नोड्स इतके महत्त्वाचे का झाले आहेत, यावर चर्चा करतो.

१. एआरएम: आर्किटेक्चर विरुद्ध “एआरएम चिप”

सर्वप्रथम, हे स्पष्ट करूया: ARM ही चिप उत्पादक कंपनी नाही. ARM (आर्म लिमिटेड) प्रामुख्याने इन्स्ट्रक्शन सेट आर्किटेक्चर्स (ISAs) आणि कॉर्टेक्स-ए (ॲप्लिकेशन सीपीयू), कॉर्टेक्स-एक्स (उच्च-कार्यक्षमता), कॉर्टेक्स-आर (रिअल-टाइम) आणि माली जीपीयू (काही एसओसीमध्ये) यांसारख्या आयपी कोअर्सची रचना करते. मग क्वालकॉम, मीडियाटेक, सॅमसंग आणि ॲपल यांसारख्या कंपन्या:
– एआरएम आर्किटेक्चरचा परवाना देणे,
– ते इतर घटकांसह एकत्रित करा (GPU, ISP, NPU, मॉडेम, कॅशे, इंटरकनेक्शन),
– आणि TSMC किंवा सॅमसंग फाउंड्रीसारख्या फाउंड्रींमार्फत त्याचे उत्पादन करावे.

म्हणून जेव्हा लोक "एआरएम चिप" म्हणतात, तेव्हा त्यांचा सामान्यतः अर्थ असा स्मार्टफोन एसओसी असतो जो एआरएम आयएसए वापरतो, तर त्याची निर्मिती प्रक्रिया सेमीकंडक्टर फाउंड्रीद्वारे केली जाते.

२. फॅब्रिकेशन तंत्रज्ञान महत्त्वाचे का आहे?

फॅब्रिकेशन तंत्रज्ञान, ज्याला अनेकदा प्रोसेस नोड (उदा. 7 nm, 5 nm, 3 nm) म्हटले जाते, तीन मुख्य गोष्टींवर परिणाम करते:
१. कार्यक्षमता: लहान ट्रान्झिस्टर साधारणपणे अधिक वेगाने स्विच करू शकतात.
२. ऊर्जा कार्यक्षमता: लीकेज आणि व्होल्टेजची आवश्यकता कमी केली जाऊ शकते, जरी ही घट नेहमीच सरळ रेषेत होत नाही.
३. घनता: प्रति एकक क्षेत्रफळात अधिक ट्रान्झिस्टर; ज्यामुळे मोठे कॅशे, अधिक जटिल सीपीयू, अधिक रुंद जीपीयू आणि अधिक शक्तिशाली एआय अ‍ॅक्सिलरेटर शक्य होतात.

मात्र, पूर्वीप्रमाणे 'nm' हा आकडा आता ट्रान्झिस्टरचा एकच भौतिक आकार दर्शवत नाही. तो आता लिथोग्राफी तंत्रज्ञान, डिझाइन नियम आणि घनता/कार्यक्षमता वैशिष्ट्यांच्या संचाशी संबंधित एक नोड पदनाम बनला आहे.

३. स्मार्टफोन एसओसी निर्मितीचे मुख्य टप्पे

सर्वसाधारणपणे, चिप डिझाइनपासून स्मार्टफोन उत्पादनापर्यंतचा प्रवास अनेक टप्प्यांमधून जातो:

अ) डिझाइन आणि पडताळणी
SoC विक्रेते IP ब्लॉक्स (CPU, GPU, NPU) डिझाइन करतात, त्यानंतर सिम्युलेशन, फंक्शनल व्हेरिफिकेशन, टाइमिंग व्हेरिफिकेशन (STA) आणि फिजिकल साइन-ऑफ (DRC/LVS) करतात. हे डिझाइन टार्गेट नोडच्या प्रोसेस डिझाइन किट (PDK) शी सुसंगत असणे आवश्यक आहे.

ब) टेप-आउट
टेप-आउट म्हणजे असा टप्पा, जिथे अंतिम डिझाइन मास्क सेट (फोटोमास्क) बनवण्यासाठी फाउंड्रीमध्ये पाठवले जाते. हा एक खर्चिक आणि जोखमीचा टप्पा आहे: टेप-आउटनंतर डिझाइनमध्ये बदल केल्यास मोठा खर्च आणि वेळापत्रकात विलंब होऊ शकतो.

c) वेफर उत्पादन: फ्रंट-एंड-ऑफ-लाइन (FEOL)
एफईओएल (FEOL) म्हणजे वेफरवर ट्रान्झिस्टरची निर्मिती होय—ज्यात डोपिंग, चॅनल निर्मिती, गेट निर्मिती, आयसोलेशन इत्यादींचा समावेश असतो. आधुनिक युगात, ट्रान्झिस्टर संरचना प्लॅनरपासून फिनफेट (फिन) पर्यंत विकसित झाल्या आहेत आणि आता जीएएफेट (गेट-ऑल-अराउंड) कडे वाटचाल करत आहेत.

ड) इंटरकनेक्शन: बॅक-एंड-ऑफ-लाइन (बीईओएल)
एकदा ट्रान्झिस्टर एकत्र जोडले की, त्यांना सर्किटमध्ये जोडण्यासाठी धातूचे थर (तांबे/लो-के डायलेक्ट्रिक) जोडले जातात. आधुनिक एसओसीमध्ये, दाट डेटा रूटिंगच्या गरजा पूर्ण करण्यासाठी धातूच्या थरांची संख्या बरीच मोठी असू शकते.

इ) तुकडे करणे, पॅकेजिंग आणि चाचणी
वेफर्स कापून डाय बनवले जातात आणि नंतर पॅक केले जातात. स्मार्टफोनसाठी, पॅकेजिंगमध्ये खालील गोष्टी असणे आवश्यक आहे:
– लहान आकार,
– उष्णता उत्सर्जन,
– उच्च सिग्नल अखंडता,
– कमी वीज वापर.

फ्लिप-चिप, वेफर-लेव्हल पॅकेजिंग आणि पीओपी (पॅकेज-ऑन-पॅकेज) इंटिग्रेशन यांसारखी तंत्रे वारंवार वापरली जातात.

४. लिथोग्राफी: ट्रान्झिस्टरचा आकार कमी करण्याची गुरुकिल्ली

लिथोग्राफी ही प्रकाश आणि फोटोरेझिस्टचा वापर करून वेफरवर सर्किटचे नमुने 'छापण्याची' प्रक्रिया आहे. छापायचे असलेले घटक जेवढे लहान असतात, तेवढी ही प्रक्रिया अधिक कठीण असते.

DUV विरुद्ध EUV
– डीयूव्ही (डीप अल्ट्राव्हायोलेट) १९३ एनएम तरंगलांबी वापरते. लहान नोड्ससाठी, डीयूव्हीला जटिल आणि महागड्या मल्टीपॅटर्निंग तंत्रांची (डबल, ट्रिपल, क्वाड्रपल पॅटर्निंग) आवश्यकता असते.
– ईयूव्ही (एक्सट्रीम अल्ट्राव्हायोलेट) १३.५ एनएम तरंगलांबीचा वापर करते. ईयूव्हीमुळे अतिशय लहान वैशिष्ट्यांची छपाई सोपी होते, मल्टीपॅटर्निंगच्या टप्प्यांची संख्या कमी होते, अचूकता वाढते आणि संभाव्यतः उत्पादनक्षमता सुधारते—मात्र यासाठी लागणाऱ्या उपकरणांची किंमत खूप जास्त असते.

सुरुवातीचे 7nm नोड्स DUV मल्टीपॅटर्निंगवर मोठ्या प्रमाणावर अवलंबून होते, तर 5nm आणि 3nm नोड्स अधिक महत्त्वाच्या थरांमध्ये EUV वर वाढत्या प्रमाणात अवलंबून आहेत.

५. ट्रान्झिस्टर संरचनेचा विकास: प्लॅनर → फिनफेट → जीएएफेट

प्लॅनर
सुमारे २८ ते २० नॅनोमीटरपर्यंत प्लॅनर ट्रान्झिस्टर प्रबळ होते. जसे जसे ट्रान्झिस्टर लहान होत गेले, तसे तसे चॅनलवरील गेटचे नियंत्रण कमकुवत झाले आणि लीकेज वाढले.

FinFET
फिनफेट्समध्ये 'फिन्स' वापरले जातात, ज्यामुळे गेट अनेक बाजूंनी चॅनलला नियंत्रित करतो. यामुळे इलेक्ट्रोस्टॅटिक नियंत्रण सुधारते आणि लीकेज कमी होते. 16/14 nm ते 4 nm श्रेणीतील अनेक लोकप्रिय स्मार्टफोन एसओसी अजूनही फिनफेट्सवर आधारित आहेत.

GAAFET (गेट-ऑल-अराउंड)
GAAFETs चॅनलला अधिक पूर्णपणे (उदा., नॅनोशीट) व्यापतात, ज्यामुळे अतिशय लहान आकारात उत्तम नियंत्रण मिळते. FinFETs त्यांच्या स्केलिंग मर्यादेपर्यंत पोहोचू लागल्याने, पुढील पिढीच्या नोड्ससाठी GAAFETs कडे होणारे संक्रमण हे एक महत्त्वपूर्ण पाऊल आहे.

स्मार्टफोन ARM चिप्ससाठी, GAAFET चे फायदे ऊर्जा कार्यक्षमतेमध्ये—जी बॅटरीच्या आयुष्यासाठी महत्त्वपूर्ण आहे—आणि जास्त भाराखाली (गेमिंग, ऑन-डिव्हाइस AI, 4K/8K व्हिडिओ रेकॉर्डिंग) कार्यप्रदर्शनाच्या स्थिरतेमध्ये जाणवतील.

६. स्मार्टफोन एसओसीवरील प्रोसेस नोड

प्रत्येक फाउंड्रीनुसार तपशील वेगवेगळे असले तरी, सर्वसाधारण कल खालीलप्रमाणे आहेत:

७ एनएम आणि त्याचे व्युत्पन्न
हा नोड 10nm/12nm च्या तुलनेत घनता आणि कार्यक्षमतेमध्ये एक महत्त्वपूर्ण झेप दर्शवतो. अनेक 7nm SoCs सुधारित GPU कार्यक्षमतेसाठी आणि अधिक जटिल मॉडेम एकत्रीकरणासाठी मार्ग मोकळा करतात.

5 एनएम / 4 एनएम
5nm तंत्रज्ञानामुळे EUV चा स्वीकार अधिक व्यापक होत असल्याचे दिसून येत आहे. "4nm" हा शब्द अनेकदा 5nm पेक्षा अधिक सुधारित घनता, कार्यप्रदर्शन किंवा कार्यक्षमतेच्या ऑप्टिमायझेशनसाठी वापरला जातो. या युगात, कम्प्युटेशनल कॅमेरा प्रोसेसिंग आणि लाइटवेट ऑन-डिव्हाइस जनरेटिव्ह AI च्या मागणीमुळे NPU/AI अॅक्सिलरेटर्स वेगाने वाढत आहेत.

3nm
ऊर्जा कार्यक्षमता आणि घनतेच्या दृष्टीने ३ नॅनोमीटर हा एक महत्त्वाचा टप्पा आहे. तथापि, उत्पादन खर्च वाढत आहे, डिझाइनची गुंतागुंत वाढत आहे आणि अधिक घनतेच्या ट्रान्झिस्टरमुळे औष्णिक आव्हाने वाढत असल्याने औष्णिक व्यवस्थापन अधिकाधिक महत्त्वाचे ठरत आहे.

७. उत्पादनक्षमता, बिन आणि चिप्सचे इतके प्रकार का आहेत

मोठ्या प्रमाणावरील उत्पादनात, वेफरवरील सर्व डाय परिपूर्ण नसतात. यिल्ड म्हणजे विनिर्देश पूर्ण करणाऱ्या चिप्सची टक्केवारी. फाउंड्री आणि एसओसी विक्रेते खालील गोष्टी करतात:
– वेफर सॉर्ट आणि कार्यात्मक चाचणी,
– फ्रिक्वेन्सी/व्होल्टेज क्षमतेवर आधारित गुणवत्ता गटवारी (बिनिंग),
– वेगवेगळे प्रकार विकण्यासाठी कधीकधी काही युनिट्स (उदा. विशिष्ट GPU क्लस्टर्स) अक्षम केले जातात.

याच कारणामुळे बाजारात SoC च्या अनेक आवृत्त्या उपलब्ध आहेत, ज्या दिसायला सारख्याच असतात पण त्यांची कार्यक्षमता वेगवेगळी असते, किंवा उच्च दर्जाच्या सामग्रीतून तयार केलेल्या “प्लस/प्रो” आवृत्त्याही मिळतात.

८. स्मार्टफोनमधील एआरएम आर्किटेक्चर डिझाइनवर फॅब्रिकेशनचा प्रभाव

फॅब्रिकेशन तंत्रज्ञान हे विक्रेते big.LITTLE किंवा DynamIQ सारख्या ARM कोर कॉन्फिगरेशनची रचना कशी करतात यावर प्रभाव टाकते: म्हणजेच उच्च-कार्यक्षमता कोर आणि कमी-ऊर्जा कोर यांचे संयोजन. अधिक प्रगत नोड्ससह:
– उच्च कार्यक्षमता असलेले कोअर तेवढ्याच ऊर्जेवर अधिक वेगाने चालू शकतात.
हलक्या कामांसाठी कार्यक्षम कोअर अधिक किफायतशीर ठरू शकतात.
– डायचा आकार अवाजवी न वाढवता कॅशे वाढवता येतो,
– कॅमेरा प्रोसेसिंग, व्हॉइस आणि जनरेटिव्ह फीचर्ससाठी एआय अॅक्सिलरेटर्स जोडले जाऊ शकतात.

परंतु लहान नोड्समुळे काही आव्हानेही निर्माण होतात: विशिष्ट परिस्थितीत होणारी गळती, उत्पादनातील भिन्नता आणि वीज पुरवठा डिझाइनच्या अधिक कठोर आवश्यकता.

९. पॅकेजिंग आणि एकीकरण: केवळ “nm” नव्हे

स्मार्टफोनची प्रगती केवळ लहान ट्रान्झिस्टरवरच नव्हे, तर सिस्टम इंटिग्रेशनवरही अवलंबून असते:
– जागा वाचवण्यासाठी SoC च्या वर DRAM स्टॅक करण्यासाठी PoP (पॅकेज-ऑन-पॅकेज).
– प्रगत पॅकेजिंगमुळे सिग्नल पाथ, बँडविड्थ आणि कार्यक्षमता सुधारण्यास मदत होते.
– पॉवर आणि थर्मल डिझाइन (power/thermal design) हे सातत्यपूर्ण कार्यप्रदर्शन ठरवते, विशेषतः गेमिंग आणि दीर्घ व्हिडिओ रेकॉर्डिंगसाठी.

पीसी/सर्व्हरच्या जगात चिपलेट्ससारख्या संकल्पना लोकप्रिय होत असल्या तरी, जागेची मर्यादा, खर्चाची मर्यादा आणि कडक वीजपुरवठ्याच्या आवश्यकतांमुळे स्मार्टफोनमध्ये त्यांची अंमलबजावणी करणे अधिक आव्हानात्मक आहे. असे असले तरी, उद्योग अधिकाधिक बुद्धिमान एकीकरणासाठी खुला आहे.

२.७. केसिम्पुलन

फॅब्रिकेशन तंत्रज्ञान हा तो पाया आहे जो स्मार्टफोनमधील एआरएम-आधारित चिप्सना अधिकाधिक वेगवान, ऊर्जा-कार्यक्षम आणि वैशिष्ट्यपूर्ण बनण्यास सक्षम करतो. डीयूव्ही (DUV) पासून ईयूव्ही (EUV) लिथोग्राफीपर्यंत, प्लॅनर ट्रान्झिस्टरपासून फिनफेट (FinFET) ते जीएएफेट (GAAFET) पर्यंत, प्रत्येक प्रक्रियेतील मोठी झेप एसओसी (SoC) च्या क्षमतांमध्ये महत्त्वपूर्ण बदल घडवून आणते: गेमिंग परफॉर्मन्स, कम्प्युटेशनल कॅमेरा गुणवत्ता, ऑन-डिव्हाइस एआय (AI) आणि बॅटरी कार्यक्षमता. परंतु "एनएम" (nm) या आकड्यामागे एक गुंतागुंतीचे वास्तव दडलेले आहे—मास्कचा जास्त खर्च, उत्पादनातील आव्हाने, थर्मल डिझाइन आणि ट्रान्झिस्टर भौतिकशास्त्राच्या मर्यादा. भविष्यात, अधिक प्रगत नोड्स, अधिकाधिक कार्यक्षम एआरएम आर्किटेक्चर डिझाइन आणि पॅकेजिंगमधील नवनवीन शोध यांचे संयोजन स्मार्टफोनच्या पुढील पिढीला आकार देत राहील.

तुमची इच्छा असल्यास, मी TSMC विरुद्ध सॅमसंग फाउंड्री यांच्या भूमिकांची तुलना करणारा एक स्वतंत्र विभाग जोडू शकेन, किंवा आवश्यकतेनुसार लेखाची अधिक तांत्रिक आवृत्ती (BEOL, low-k, variability, IR drop, आणि clock/power gating यांवर चर्चा करणारी) तयार करू शकेन.