Tehnologija izrade ARM čipova za pametne telefone
Razvoj modernih pametnih telefona uvelike je određen napretkom procesora (SoC/System-on-Chips), koji su "mozgovi" uređaja. Mnogi popularni SoC-ovi - poput Snapdragona, Dimensityja, Exynosa, pa čak i Apple Silicona - koriste ARM arhitekturu kao temelj za upute i dizajn svojih CPU-a. Međutim, performanse i učinkovitost nisu određene samo arhitekturom već i tehnologijom izrade: procesom proizvodnje poluvodiča koji pretvara dizajn sklopova u fizičke čipove na silicijskim pločicama. Ovaj članak raspravlja o tome kako se razvila ARM-bazirana tehnologija izrade čipova za pametne telefone, kako proces funkcionira i zašto su čvorovi poput 7nm, 5nm, 4nm i 3nm postali toliko važni.
1. ARM: Arhitektura vs. „ARM čip“
Prvo, razjasnimo: ARM nije proizvođač čipova. ARM (Arm Ltd.) prvenstveno dizajnira arhitekture skupova instrukcija (ISA) i IP jezgre kao što su Cortex-A (aplikacijski CPU-i), Cortex-X (visokoperformansni), Cortex-R (stvarno vrijeme) i Mali GPU-i (u nekim SoC-ovima). Tvrtke poput Qualcomma, MediaTeka, Samsunga i Applea zatim:
– licenciranje ARM arhitekture,
– kombinirati ga s drugim komponentama (GPU, ISP, NPU, modem, predmemorija, međusobna povezanost),
– i proizvode ga u ljevaonicama poput TSMC-a ili Samsung Foundryja.
Dakle, kada ljudi kažu „ARM čip“, obično misle na SoC pametnog telefona koji koristi ARM ISA, dok se proces izrade provodi u ljevaonici poluvodiča.
2. Zašto je tehnologija izrade važna?
Tehnologija izrade, često nazivana procesnim čvorom (npr. 7 nm, 5 nm, 3 nm), utječe na tri glavne stvari:
1. Performanse: manji tranzistori općenito se mogu brže preključivati.
2. Energetska učinkovitost: zahtjevi za curenjem i naponom mogu se smanjiti, iako ne uvijek linearno.
3. Gustoća: više tranzistora po jedinici površine; što omogućuje veće predmemorije, složenije CPU-e, šire GPU-e i snažnije AI akceleratore.
Međutim, broj "nm" više ne predstavlja jednu fizičku veličinu tranzistora kao što je to bio slučaj u prošlosti. To je više oznaka čvora povezana sa skupom litografskih tehnologija, pravilima dizajna i karakteristikama gustoće/učinkovitosti.
3. Glavne faze izrade SoC-a pametnih telefona
Općenito, put od dizajna čipa do pametnog telefona prolazi kroz nekoliko faza:
a) Dizajn i provjera
Dobavljači SoC-a dizajniraju IP blokove (CPU, GPU, NPU), zatim provode simulaciju, funkcionalnu verifikaciju, verifikaciju vremena (STA) i fizičko potpisivanje (DRC/LVS). Dizajn mora biti kompatibilan s kompletom za dizajn procesa (PDK) ciljnog čvora.
b) Zatvaranje trakom
Faza "tape-out" je u kojoj se konačni dizajn šalje u ljevaonicu radi izrade seta maski (fotomaske). Ovo je skupa i rizična faza: revizije dizajna nakon "tape-out" mogu značiti značajne troškove i kašnjenja u rokovima.
c) Proizvodnja pločica: Prednji dio proizvodne linije (FEOL)
FEOL je formiranje tranzistora na pločici - od dopiranja, formiranja kanala, formiranja vrata, izolacije i tako dalje. U moderno doba, tranzistorske strukture su evoluirale od planarnih do FinFET-ova (fin) i kreću se prema GAAFET-u (gate-all-around).
d) Međusobno povezivanje: Krajnja veza (BEOL)
Nakon što su tranzistori sastavljeni, dodaju se složeni metalni slojevi (bakar/dielektrik s niskom k) kako bi se tranzistori povezali u strujni krug. U modernim SoC-ovima, broj metalnih slojeva može biti prilično velik kako bi se zadovoljile potrebe gustog usmjeravanja podataka.
e) Rezanje, pakiranje i testiranje
Pločice se režu u matrice, a zatim pakiraju. Za pametne telefone, pakiranje mora podržavati:
– kompaktna veličina,
– odvođenje topline,
– visoki integritet signala,
– niska potrošnja energije.
Često se koriste tehnike kao što su flip-chip, pakiranje na razini pločice i PoP (pakiranje na pakiranju) integracija.
4. Litografija: Ključ za smanjenje tranzistora
Litografija je proces "ispisivanja" uzoraka strujnih krugova na pločicu pomoću svjetla i fotorezista. Što su manji elementi koji se ispisuju, to je proces teži.
DUV u odnosu na EUV
– DUV (duboko ultraljubičasto) koristi valnu duljinu od 193 nm. Za male čvorove, DUV zahtijeva složene i skupe tehnike višestrukog uzorkovanja (dvostruko, trostruko, četverostruko uzorkovanje).
– EUV (ekstremno ultraljubičasto) koristi valnu duljinu od 13,5 nm. EUV pojednostavljuje ispis vrlo malih elemenata, smanjuje broj koraka višestrukog uzorkovanja, povećava točnost i potencijalno poboljšava prinos - iako su troškovi opreme vrlo visoki.
Rani 7nm čvorovi su se uvelike oslanjali na DUV višestruko uzorkovanje, dok se 5nm i 3nm sve više oslanjaju na EUV u kritičnijim slojevima.
5. Evolucija strukture tranzistora: Planarni → FinFET → GAAFET
Planar
Planarni tranzistori bili su dominantni do otprilike 28 nm-20 nm. Kako su tranzistori postajali manji, kontrola vrata kanala slabila je, a propuštanje se povećavalo.
FinFET
FinFET-ovi uvode "peraja" tako da vrata kontroliraju kanal s više strana. To poboljšava elektrostatičku kontrolu i suzbija curenje. Mnogi popularni SoC-ovi pametnih telefona u rasponu od 16/14 nm do 4 nm još uvijek se temelje na FinFET-ovima.
GAAFET (Vrata oko svih dijelova)
GAAFET-ovi potpunije pokrivaju kanal (npr. nanoslojevi), pružajući bolju kontrolu pri vrlo malim veličinama. Prijelaz na GAAFET-ove ključan je korak za čvorove sljedeće generacije jer FinFET-ovi počinju dosezati svoja ograničenja skaliranja.
Za ARM čipove za pametne telefone, prednosti GAAFET-a osjetit će se u energetskoj učinkovitosti - ključnoj za trajanje baterije - i u stabilnosti performansi pod velikim opterećenjima (igre, umjetna inteligencija na uređaju, snimanje 4K/8K videa).
6. Procesni čvor na SoC-u pametnog telefona
Iako se detalji razlikuju među ljevaonicama, opći trendovi su sljedeći:
7 nm i njegovi derivati
Ovaj čvor predstavlja značajan skok u gustoći i učinkovitosti u usporedbi s 10nm/12nm. Mnogi 7nm SoC-ovi otvaraju put poboljšanim performansama GPU-a i složenijoj integraciji modema.
5nm / 4nm
5nm počinje sve raširenije usvajanje EUV-a. "4nm" se često odnosi na poboljšanja u odnosu na 5nm s poboljšanom gustoćom, performansama ili optimizacijama učinkovitosti. U ovom dobu, NPU/AI akceleratori brzo rastu zbog potražnje za računalnom obradom kamera i laganom generativnom umjetnom inteligencijom na uređaju.
3 nm
3nm je značajna prekretnica za energetsku učinkovitost i gustoću. Međutim, troškovi proizvodnje rastu, složenost dizajna se povećava, a upravljanje toplinom postaje sve važnije jer gušći tranzistori povećavaju toplinske izazove.
7. Prinos, koš i zašto postoji toliko mnogo varijanti čipova
U masovnoj proizvodnji, nisu svi čipovi na pločici savršeni. Prinos je postotak čipova koji zadovoljavaju specifikacije. Ljevaonice i dobavljači SoC-a rade sljedeće:
– sortiranje pločica i funkcionalno ispitivanje,
– grupiranje kvalitete (binning) na temelju frekvencijskih/naponskih mogućnosti,
– ponekad onemogućiti neke jedinice (npr. određene GPU klastere) kako bi se prodavale različite varijante.
Zbog toga na tržištu postoji nekoliko verzija SoC-ova koje su slične, ali imaju različite performanse, ili „Plus/Pro“ verzije koje dolaze iz kvalitetnijih kategorija.
8. Utjecaj izrade na dizajn ARM arhitekture u pametnim telefonima
Tehnologija izrade utječe na način na koji dobavljači dizajniraju konfiguracije ARM jezgri, kao što su big.LITTLE ili DynamIQ: kombinacija visokoučinkovitih jezgri i jezgri niske potrošnje energije. S naprednijim čvorovima:
– visokoučinkovite jezgre mogu raditi brže s istom snagom,
– učinkovite jezgre mogu biti ekonomičnije za lakše zadatke,
– predmemorija se može povećati bez pretjeranog povećanja matrice,
– AI akceleratori mogu se dodati za obradu kamere, glas i generativne funkcije.
Ali manji čvorovi također donose izazove: curenje pod određenim uvjetima, varijacije u proizvodnji i strože zahtjeve za dizajn isporuke energije.
9. Pakiranje i integracija: Ne samo "nm"
Napredak pametnih telefona ne ovisi samo o malim tranzistorima, već i o integraciji sustava:
– PoP (Package-on-Package) za slaganje DRAM-a na vrh SoC-a radi uštede prostora.
– Napredno pakiranje pomaže poboljšati putanju signala, propusnost i učinkovitost.
– Dizajn napajanja i termalne konfiguracije (dizajn napajanja/termalne konfiguracije) određuje održive performanse, posebno za igranje igara i snimanje dugotrajnih videa.
Iako koncepti poput chipleta dobivaju na popularnosti u svijetu osobnih računala/poslužitelja, njihova implementacija u pametnim telefonima je izazovnija zbog ograničenja prostora, troškova i strogih zahtjeva za napajanjem. Ipak, industrija ostaje otvorena za sve inteligentniju integraciju.
10. Zaključak
Tehnologija izrade je temelj koji omogućuje da ARM-bazirani čipovi u pametnim telefonima postanu sve brži, energetski učinkovitiji i bogatiji značajkama. Od DUV-a do EUV litografije, od planarnih tranzistora do FinFET-a do GAAFET-a, svaki skok u procesu donosi značajne promjene u mogućnostima SoC-a: performanse igara, računalna kvaliteta kamere, umjetna inteligencija na uređaju i učinkovitost baterije. Ali iza "nm" broja krije se složena stvarnost - visoki troškovi maski, izazovi prinosa, toplinski dizajn i ograničenja fizike tranzistora. Gledajući unaprijed, kombinacija naprednijih čvorova, sve učinkovitijih dizajna ARM arhitekture i inovacija u pakiranju nastavit će oblikovati sljedeću generaciju pametnih telefona.
Ako želite, mogu dodati poseban odjeljak u kojem se uspoređuju uloge TSMC-a i Samsung Foundryja ili po potrebi izraditi tehnički detaljniju verziju članka (raspravljajući o BEOL-u, niskoj k vrijednosti, varijabilnosti, padu IR napona i upravljanju taktom/snagom).
