સ્માર્ટફોન માટે ARM ચિપ ફેબ્રિકેશન ટેકનોલોજી
આધુનિક સ્માર્ટફોનનો વિકાસ મોટે ભાગે પ્રોસેસર્સ (SoCs/System-on-Chips) ની પ્રગતિ દ્વારા નક્કી થાય છે, જે ઉપકરણના "મગજ" છે. ઘણા લોકપ્રિય SoCs—જેમ કે Snapdragon, Dimensity, Exynos, અને Apple Silicon—તેમના CPU સૂચનાઓ અને ડિઝાઇન માટે ARM આર્કિટેક્ચરનો પાયો તરીકે ઉપયોગ કરે છે. જો કે, પ્રદર્શન અને કાર્યક્ષમતા ફક્ત આર્કિટેક્ચર દ્વારા જ નહીં પરંતુ ફેબ્રિકેશન ટેકનોલોજી દ્વારા પણ નક્કી થાય છે: સેમિકન્ડક્ટર ઉત્પાદન પ્રક્રિયા જે સર્કિટ ડિઝાઇનને સિલિકોન વેફર્સ પર ભૌતિક ચિપ્સમાં રૂપાંતરિત કરે છે. આ લેખ ચર્ચા કરે છે કે સ્માર્ટફોન માટે ARM-આધારિત ચિપ ફેબ્રિકેશન ટેકનોલોજી કેવી રીતે વિકસિત થઈ છે, પ્રક્રિયા કેવી રીતે કાર્ય કરે છે, અને શા માટે 7nm, 5nm, 4nm અને 3nm જેવા નોડ્સ એટલા મહત્વપૂર્ણ બની ગયા છે.
૧. એઆરએમ: આર્કિટેક્ચર વિરુદ્ધ "એઆરએમ ચિપ"
સૌ પ્રથમ, ચાલો સ્પષ્ટ કરીએ: ARM ચિપ ઉત્પાદક નથી. ARM (આર્મ લિમિટેડ) મુખ્યત્વે સૂચના સેટ આર્કિટેક્ચર (ISA) અને IP કોર જેમ કે કોર્ટેક્સ-A (એપ્લિકેશન CPU), કોર્ટેક્સ-X (ઉચ્ચ-પ્રદર્શન), કોર્ટેક્સ-R (રીઅલ-ટાઇમ), અને માલી GPU (કેટલાક SoC માં) ડિઝાઇન કરે છે. પછી ક્વોલકોમ, મીડિયાટેક, સેમસંગ અને એપલ જેવી કંપનીઓ:
- એઆરએમ આર્કિટેક્ચરનું લાઇસન્સિંગ,
- તેને અન્ય ઘટકો (GPU, ISP, NPU, મોડેમ, કેશ, ઇન્ટરકનેક્શન) સાથે જોડો,
- અને TSMC અથવા સેમસંગ ફાઉન્ડ્રી જેવી ફાઉન્ડ્રી દ્વારા તેનું ઉત્પાદન કરો.
તેથી જ્યારે લોકો "ARM ચિપ" કહે છે, ત્યારે તેઓ સામાન્ય રીતે સ્માર્ટફોન SoC નો અર્થ કરે છે જે ARM ISA નો ઉપયોગ કરે છે, જ્યારે ફેબ્રિકેશન પ્રક્રિયા સેમિકન્ડક્ટર ફાઉન્ડ્રી દ્વારા હાથ ધરવામાં આવે છે.
2. ફેબ્રિકેશન ટેકનોલોજી શા માટે મહત્વપૂર્ણ છે?
ફેબ્રિકેશન ટેકનોલોજી, જેને ઘણીવાર પ્રોસેસ નોડ (દા.ત. 7 nm, 5 nm, 3 nm) કહેવામાં આવે છે, તે ત્રણ મુખ્ય બાબતોને અસર કરે છે:
1. કામગીરી: નાના ટ્રાન્ઝિસ્ટર સામાન્ય રીતે ઝડપથી સ્વિચ કરી શકે છે.
2. પાવર કાર્યક્ષમતા: લિકેજ અને વોલ્ટેજની જરૂરિયાતો ઘટાડી શકાય છે, જોકે હંમેશા રેખીય રીતે નહીં.
3. ઘનતા: પ્રતિ યુનિટ ક્ષેત્રફળ વધુ ટ્રાન્ઝિસ્ટર; મોટા કેશ, વધુ જટિલ CPU, વિશાળ GPU અને વધુ શક્તિશાળી AI એક્સિલરેટરને સક્ષમ બનાવે છે.
જોકે, "nm" નંબર હવે ભૂતકાળની જેમ એક પણ ભૌતિક ટ્રાન્ઝિસ્ટર કદનું પ્રતિનિધિત્વ કરતો નથી. તે લિથોગ્રાફી ટેકનોલોજી, ડિઝાઇન નિયમો અને ઘનતા/કાર્યક્ષમતા લાક્ષણિકતાઓના સમૂહ સાથે સંબંધિત નોડ હોદ્દો છે.
3. સ્માર્ટફોન SoC ઉત્પાદનના મુખ્ય તબક્કાઓ
સામાન્ય રીતે, ચિપ ડિઝાઇનથી સ્માર્ટફોન પ્રોડક્ટ સુધીની સફર ઘણા તબક્કાઓમાંથી પસાર થાય છે:
a) ડિઝાઇન અને ચકાસણી
SoC વિક્રેતાઓ IP બ્લોક્સ (CPU, GPU, NPU) ડિઝાઇન કરે છે, પછી સિમ્યુલેશન, ફંક્શનલ વેરિફિકેશન, ટાઇમિંગ વેરિફિકેશન (STA) અને ફિઝિકલ સાઇન-ઓફ (DRC/LVS) કરે છે. ડિઝાઇન ટાર્ગેટ નોડના પ્રોસેસ ડિઝાઇન કિટ (PDK) સાથે સુસંગત હોવી જોઈએ.
b) ટેપ-આઉટ
ટેપ-આઉટ એ બિંદુ છે જ્યાં અંતિમ ડિઝાઇનને માસ્ક સેટ (ફોટોમાસ્ક) બનાવવા માટે ફાઉન્ડ્રીમાં મોકલવામાં આવે છે. આ એક ખર્ચાળ અને જોખમી તબક્કો છે: ટેપ-આઉટ પછી ડિઝાઇન સુધારણાનો અર્થ નોંધપાત્ર ખર્ચ અને સમયપત્રકમાં વિલંબ થઈ શકે છે.
c) વેફર ઉત્પાદન: ફ્રન્ટ-એન્ડ-ઓફ-લાઇન (FEOL)
FEOL એ વેફર પર ટ્રાન્ઝિસ્ટરની રચના છે - ડોપિંગ, ચેનલ રચના, ગેટ રચના, આઇસોલેશન, વગેરે. આધુનિક યુગમાં, ટ્રાન્ઝિસ્ટર માળખાં પ્લેનરથી FinFET (ફિન) તરફ વિકસિત થયા છે અને GAAFET (ગેટ-ઓલ-અરાઉન્ડ) તરફ આગળ વધી રહ્યા છે.
d) ઇન્ટરકનેક્શન: બેક-એન્ડ-ઓફ-લાઇન (BEOL)
એકવાર ટ્રાન્ઝિસ્ટર એસેમ્બલ થઈ જાય, પછી ટ્રાન્ઝિસ્ટરને સર્કિટમાં જોડવા માટે સ્ટેક્ડ મેટલ લેયર (કોપર/લો-કે ડાઇલેક્ટ્રિક) ઉમેરવામાં આવે છે. આધુનિક SoC માં, ગાઢ ડેટા રૂટીંગની જરૂરિયાતોને પૂર્ણ કરવા માટે મેટલ લેયરની સંખ્યા ઘણી મોટી હોઈ શકે છે.
e) ડાઇસિંગ, પેકેજિંગ અને પરીક્ષણ
વેફર્સને ડાઇમાં કાપવામાં આવે છે અને પછી પેક કરવામાં આવે છે. સ્માર્ટફોન માટે, પેકેજિંગમાં આ હોવું આવશ્યક છે:
- કોમ્પેક્ટ કદ,
- ગરમીનું વિસર્જન,
- ઉચ્ચ સિગ્નલ અખંડિતતા,
- ઓછો વીજ વપરાશ.
ફ્લિપ-ચિપ, વેફર-લેવલ પેકેજિંગ અને પીઓપી (પેકેજ-ઓન-પેકેજ) એકીકરણ જેવી તકનીકોનો વારંવાર ઉપયોગ થાય છે.
૪. લિથોગ્રાફી: ટ્રાન્ઝિસ્ટરને સંકોચવાની ચાવી
લિથોગ્રાફી એ પ્રકાશ અને ફોટોરેઝિસ્ટનો ઉપયોગ કરીને વેફર પર સર્કિટ પેટર્ન "છાપવાની" પ્રક્રિયા છે. છાપવાના લક્ષણો જેટલા નાના હશે, તેટલી જ પ્રક્રિયા વધુ મુશ્કેલ બનશે.
DUV વિરુદ્ધ EUV
- DUV (ડીપ અલ્ટ્રાવાયોલેટ) 193 nm ની તરંગલંબાઇનો ઉપયોગ કરે છે. નાના ગાંઠો માટે, DUV ને જટિલ અને ખર્ચાળ મલ્ટીપેટર્નિંગ તકનીકો (ડબલ, ટ્રિપલ, ક્વાડ્રપલ પેટર્નિંગ) ની જરૂર પડે છે.
– EUV (એક્સ્ટ્રીમ અલ્ટ્રાવાયોલેટ) 13,5 nm ની તરંગલંબાઇનો ઉપયોગ કરે છે. EUV ખૂબ જ નાના લક્ષણોના છાપકામને સરળ બનાવે છે, મલ્ટિપેટર્નિંગ સ્ટેપ્સની સંખ્યા ઘટાડે છે, ચોકસાઈ વધારે છે અને સંભવિત રીતે ઉપજમાં સુધારો કરે છે - જોકે સાધનોનો ખર્ચ ખૂબ ઊંચો છે.
શરૂઆતના 7nm નોડ્સ DUV મલ્ટિપેટર્નિંગ પર ખૂબ આધાર રાખતા હતા, જ્યારે 5nm અને 3nm વધુ મહત્વપૂર્ણ સ્તરોમાં EUV પર વધુને વધુ આધાર રાખતા હતા.
5. ટ્રાન્ઝિસ્ટર સ્ટ્રક્ચરનું ઉત્ક્રાંતિ: પ્લેનર → FinFET → GAAFET
પ્લાનર
પ્લેનર ટ્રાન્ઝિસ્ટર લગભગ 28 nm–20 nm સુધી પ્રબળ હતા. જેમ જેમ ટ્રાન્ઝિસ્ટર નાના થતા ગયા, તેમ તેમ ચેનલનું ગેટ કંટ્રોલ નબળું પડ્યું અને લિકેજ વધ્યું.
FinFET
FinFETs "ફિન્સ" રજૂ કરે છે જેથી ગેટ ચેનલને અનેક બાજુઓથી નિયંત્રિત કરે. આ ઇલેક્ટ્રોસ્ટેટિક નિયંત્રણમાં સુધારો કરે છે અને લિકેજને દબાવી દે છે. 16/14 nm થી 4 nm રેન્જમાં ઘણા લોકપ્રિય સ્માર્ટફોન SoCs હજુ પણ FinFETs પર આધારિત છે.
GAAFET (દરવાજા-ઓલ-અરાઉન્ડ)
GAAFETs ચેનલને વધુ સંપૂર્ણ રીતે આવરી લે છે (દા.ત., નેનોશીટ્સ), ખૂબ જ નાના કદમાં વધુ સારું નિયંત્રણ પૂરું પાડે છે. FinFETs તેમની સ્કેલિંગ મર્યાદા સુધી પહોંચવાનું શરૂ કરે છે ત્યારે આગામી પેઢીના નોડ્સ માટે GAAFETs માં સંક્રમણ એક મહત્વપૂર્ણ પગલું છે.
સ્માર્ટફોન ARM ચિપ્સ માટે, GAAFET ના ફાયદા પાવર કાર્યક્ષમતામાં અનુભવાશે - જે બેટરી જીવન માટે મહત્વપૂર્ણ છે - અને ભારે ભાર (ગેમિંગ, ઓન-ડિવાઇસ AI, 4K/8K વિડિયો રેકોર્ડિંગ) હેઠળ કામગીરી સ્થિરતામાં.
6. સ્માર્ટફોન SoC પર પ્રોસેસ નોડ
જ્યારે ફાઉન્ડ્રી વચ્ચે વિગતો બદલાય છે, સામાન્ય વલણો નીચે મુજબ છે:
7 nm અને તેના ડેરિવેટિવ્ઝ
આ નોડ 10nm/12nm ની તુલનામાં ઘનતા અને કાર્યક્ષમતામાં નોંધપાત્ર છલાંગ રજૂ કરે છે. ઘણા 7nm SoCs GPU કામગીરીમાં સુધારો અને વધુ જટિલ મોડેમ એકીકરણ માટે માર્ગ મોકળો કરે છે.
5 એનએમ / 4 એનએમ
5nm હવે EUV અપનાવવાનું વધુ વ્યાપક બનવાનું શરૂ કરી રહ્યું છે. "4nm" ઘણીવાર સુધારેલી ઘનતા, પ્રદર્શન અથવા કાર્યક્ષમતા ઑપ્ટિમાઇઝેશન સાથે 5nm કરતાં વધુ સુધારાઓનો ઉલ્લેખ કરે છે. આ યુગમાં, કોમ્પ્યુટેશનલ કેમેરા પ્રોસેસિંગ અને હળવા વજનના ઓન-ડિવાઇસ જનરેટિવ AI ની માંગને કારણે NPU/AI એક્સિલરેટર ઝડપથી વધી રહ્યા છે.
3 nm
3nm એ પાવર કાર્યક્ષમતા અને ઘનતા માટે એક મહત્વપૂર્ણ સીમાચિહ્ન છે. જોકે, ઉત્પાદન ખર્ચ વધી રહ્યો છે, ડિઝાઇન જટિલતા વધી રહી છે, અને થર્મલ મેનેજમેન્ટ વધુને વધુ મહત્વપૂર્ણ બની રહ્યું છે કારણ કે ઘન ટ્રાન્ઝિસ્ટર થર્મલ પડકારોમાં વધારો કરે છે.
૭. ઉપજ, બિન, અને શા માટે ઘણા બધા ચિપ વેરિઅન્ટ છે
મોટા પાયે ઉત્પાદનમાં, વેફર પરના બધા ડાઈ સંપૂર્ણ નથી હોતા. ઉપજ એ ચિપ્સની ટકાવારી છે જે સ્પષ્ટીકરણો પાસ કરે છે. ફાઉન્ડ્રી અને SoC વિક્રેતાઓ નીચે મુજબ કરે છે:
- વેફર સૉર્ટ અને કાર્યાત્મક પરીક્ષણ,
- આવર્તન/વોલ્ટેજ ક્ષમતાના આધારે ગુણવત્તા જૂથીકરણ (બાઈનિંગ),
- ક્યારેક વિવિધ પ્રકારો વેચવા માટે કેટલાક એકમો (દા.ત. ચોક્કસ GPU ક્લસ્ટરો) ને અક્ષમ કરો.
આ જ કારણ છે કે બજારમાં SoC ના ઘણા વર્ઝન છે જે સમાન છે પણ અલગ પ્રદર્શન ધરાવે છે, અથવા "પ્લસ/પ્રો" વર્ઝન છે જે ઉચ્ચ ગુણવત્તાવાળા ડબ્બામાંથી આવે છે.
8. સ્માર્ટફોનમાં ARM આર્કિટેક્ચર ડિઝાઇન પર ફેબ્રિકેશનની અસર
ફેબ્રિકેશન ટેકનોલોજી વિક્રેતાઓ ARM કોર રૂપરેખાંકનો કેવી રીતે ડિઝાઇન કરે છે તેના પર અસર કરે છે, જેમ કે big.LITTLE અથવા DynamIQ: ઉચ્ચ-પ્રદર્શન કોરો અને ઓછી-પાવર કોરોનું સંયોજન. વધુ અદ્યતન નોડ્સ સાથે:
- ઉચ્ચ પ્રદર્શન કોરો સમાન શક્તિ પર ઝડપથી ચાલી શકે છે,
- કાર્યક્ષમ કોરો હળવા કાર્યો માટે વધુ આર્થિક હોઈ શકે છે,
- ડાઇને વધુ પડતું મોટું કર્યા વિના કેશને મોટું કરી શકાય છે,
- કેમેરા પ્રોસેસિંગ, વોઇસ અને જનરેટિવ સુવિધાઓ માટે AI એક્સિલરેટર ઉમેરી શકાય છે.
પરંતુ નાના ગાંઠો પણ પડકારો લાવે છે: ચોક્કસ પરિસ્થિતિઓમાં લિકેજ, ઉત્પાદનમાં વિવિધતા અને વધુ કડક પાવર ડિલિવરી ડિઝાઇન આવશ્યકતાઓ.
9. પેકેજિંગ અને એકીકરણ: ફક્ત "nm" જ નહીં
સ્માર્ટફોનની પ્રગતિ ફક્ત નાના ટ્રાન્ઝિસ્ટર પર જ નહીં, પણ સિસ્ટમ એકીકરણ પર પણ આધારિત છે:
- જગ્યા બચાવવા માટે SoC ની ટોચ પર DRAM સ્ટેક કરવા માટે PoP (પેકેજ-ઓન-પેકેજ).
- અદ્યતન પેકેજિંગ સિગ્નલ પાથ, બેન્ડવિડ્થ અને કાર્યક્ષમતા સુધારવામાં મદદ કરે છે.
- પાવર અને થર્મલ ડિઝાઇન (પાવર/થર્મલ ડિઝાઇન) સતત કામગીરી નક્કી કરે છે, ખાસ કરીને ગેમિંગ અને લાંબા વિડિયો રેકોર્ડિંગ માટે.
જ્યારે પીસી/સર્વર વિશ્વમાં ચિપલેટ્સ જેવા ખ્યાલો લોકપ્રિયતા મેળવી રહ્યા છે, ત્યારે જગ્યાની મર્યાદાઓ, ખર્ચની મર્યાદાઓ અને કડક પાવર આવશ્યકતાઓને કારણે સ્માર્ટફોનમાં તેમનો અમલ વધુ પડકારજનક છે. તેમ છતાં, ઉદ્યોગ વધુને વધુ બુદ્ધિશાળી એકીકરણ માટે ખુલ્લો રહે છે.
10. કેસિમ્પુલન
ફેબ્રિકેશન ટેકનોલોજી એ પાયો છે જે સ્માર્ટફોનમાં ARM-આધારિત ચિપ્સને વધુને વધુ ઝડપી, પાવર-કાર્યક્ષમ અને સુવિધા-સમૃદ્ધ બનાવવા માટે સક્ષમ બનાવે છે. DUV થી EUV લિથોગ્રાફી સુધી, પ્લેનર ટ્રાન્ઝિસ્ટરથી FinFET સુધી, GAAFET સુધી, દરેક પ્રક્રિયા લીપ SoC ક્ષમતાઓમાં નોંધપાત્ર ફેરફારો લાવે છે: ગેમિંગ પ્રદર્શન, કોમ્પ્યુટેશનલ કેમેરા ગુણવત્તા, ઉપકરણ પર AI અને બેટરી કાર્યક્ષમતા. પરંતુ "nm" નંબર પાછળ એક જટિલ વાસ્તવિકતા રહેલી છે - ઉચ્ચ માસ્ક ખર્ચ, ઉપજ પડકારો, થર્મલ ડિઝાઇન અને ટ્રાન્ઝિસ્ટર ભૌતિકશાસ્ત્રની મર્યાદાઓ. આગળ જોતાં, વધુ અદ્યતન નોડ્સ, વધુને વધુ કાર્યક્ષમ ARM આર્કિટેક્ચર ડિઝાઇન અને પેકેજિંગ નવીનતાઓનું સંયોજન સ્માર્ટફોનની આગામી પેઢીને આકાર આપવાનું ચાલુ રાખશે.
જો તમે ઇચ્છો તો, હું TSMC વિરુદ્ધ સેમસંગ ફાઉન્ડ્રીની ભૂમિકાઓની તુલના કરતો એક સમર્પિત વિભાગ ઉમેરી શકું છું, અથવા જરૂર મુજબ લેખનું વધુ ટેકનિકલ સંસ્કરણ (BEOL, લો-કે, વેરિએબિલિટી, IR ડ્રોપ અને ક્લોક/પાવર ગેટિંગની ચર્ચા) બનાવી શકું છું.
