Technologie de fabrication de puces ARM pour smartphones
Le développement des smartphones modernes est largement déterminé par les progrès réalisés dans le domaine des processeurs (SoC/System-on-Chips), véritables « cerveaux » de l'appareil. De nombreux SoC populaires, tels que Snapdragon, Dimensity, Exynos et même Apple Silicon, utilisent l'architecture ARM comme base pour leurs instructions et leur conception. Cependant, les performances et l'efficacité dépendent non seulement de l'architecture, mais aussi de la technologie de fabrication : le processus de production des semi-conducteurs qui transforme les schémas de circuits en puces physiques sur des plaquettes de silicium. Cet article examine l'évolution de la technologie de fabrication des puces ARM pour smartphones, son fonctionnement et l'importance croissante des nœuds technologiques tels que 7 nm, 5 nm, 4 nm et 3 nm.
1. ARM : Architecture vs « Puce ARM »
Tout d'abord, une précision importante : ARM n'est pas un fabricant de puces. ARM (Arm Ltd.) conçoit principalement des architectures de jeu d'instructions (ISA) et des cœurs IP tels que Cortex-A (processeurs d'application), Cortex-X (hautes performances), Cortex-R (temps réel) et les GPU Mali (dans certains SoC). Quant aux entreprises comme Qualcomm, MediaTek, Samsung et Apple :
– licence de l'architecture ARM,
– le combiner avec d'autres composants (GPU, ISP, NPU, modem, cache, interconnexion),
– et le produire par l’intermédiaire de fonderies telles que TSMC ou Samsung Foundry.
Ainsi, lorsque les gens parlent de « puce ARM », ils font généralement référence à un SoC pour smartphone utilisant l'architecture ARM ISA, tandis que le processus de fabrication est réalisé par une fonderie de semi-conducteurs.
2. Pourquoi la technologie de fabrication est-elle importante ?
La technologie de fabrication, souvent appelée nœud de processus (par exemple 7 nm, 5 nm, 3 nm), influe sur trois éléments principaux :
1. Performances : les transistors plus petits peuvent généralement commuter plus rapidement.
2. Efficacité énergétique : les fuites et les besoins en tension peuvent être réduits, bien que pas toujours de manière linéaire.
3. Densité : plus de transistors par unité de surface ; permettant des caches plus grands, des processeurs plus complexes, des GPU plus larges et des accélérateurs d'IA plus puissants.
Cependant, le nombre « nm » ne représente plus une taille physique unique de transistor comme auparavant. Il s'agit plutôt d'une désignation de nœud liée à un ensemble de technologies de lithographie, de règles de conception et de caractéristiques de densité/efficacité.
3. Principales étapes de la fabrication des SoC pour smartphones
De manière générale, le processus qui va de la conception d'une puce à la fabrication d'un smartphone comprend plusieurs étapes :
a) Conception et vérification
Les fournisseurs de SoC conçoivent les blocs IP (CPU, GPU, NPU), puis effectuent la simulation, la vérification fonctionnelle, la vérification temporelle (STA) et la validation physique (DRC/LVS). La conception doit être compatible avec le kit de conception de processus (PDK) du nœud cible.
b) Fin de la bande
La finalisation du dessin (tape-out) correspond à l'envoi du dessin final à la fonderie pour la fabrication d'un jeu de masques (photomasques). Cette étape est coûteuse et risquée : toute modification du dessin après la finalisation peut engendrer des coûts importants et des retards considérables.
c) Production de plaquettes : Front-End-of-Line (FEOL)
La fabrication en ligne (FEOL) consiste à réaliser les transistors sur une plaquette de silicium : dopage, formation du canal, formation de la grille, isolation, etc. De nos jours, les structures de transistors ont évolué des transistors planaires aux FinFET (à ailettes) et s’orientent vers les GAAFET (à grille enveloppante).
d) Interconnexion : extrémité de ligne arrière (BEOL)
Une fois les transistors assemblés, des couches métalliques empilées (cuivre/diélectrique à faible constante diélectrique) sont ajoutées pour les connecter en un circuit. Dans les SoC modernes, le nombre de couches métalliques peut être très élevé afin de répondre aux exigences d'un routage de données dense.
e) Découpe, emballage et tests
Les plaquettes sont découpées en puces puis conditionnées. Pour les smartphones, le conditionnement doit permettre :
– format compact,
– dissipation de chaleur,
– intégrité du signal élevée,
– faible consommation d'énergie.
Des techniques telles que le flip-chip, l'encapsulation au niveau de la plaquette et l'intégration PoP (Package-on-Package) sont fréquemment utilisées.
4. La lithographie : la clé de la miniaturisation des transistors
La lithographie est le procédé d'« impression » de motifs de circuits imprimés sur une plaquette de silicium à l'aide de lumière et de résine photosensible. Plus les motifs à imprimer sont petits, plus le procédé est complexe.
DUV vs EUV
– La technologie DUV (Deep Ultraviolet) utilise une longueur d'onde de 193 nm. Pour les petits nœuds, la technologie DUV nécessite des techniques de multipatterning complexes et coûteuses (double, triple, quadruple patterning).
– L’EUV (ultraviolet extrême) utilise une longueur d’onde de 13,5 nm. L’EUV simplifie l’impression de motifs très petits, réduit le nombre d’étapes de multipatterning, augmente la précision et améliore potentiellement le rendement, bien que les coûts d’équipement soient très élevés.
Les premières technologies 7 nm reposaient fortement sur la lithographie multipatterning DUV, tandis que les technologies 5 nm et 3 nm s'appuient de plus en plus sur l'EUV dans les couches les plus critiques.
5. Évolution de la structure des transistors : planaire → FinFET → GAAFET
Planar
Les transistors planaires étaient dominants jusqu'à environ 28 nm–20 nm. À mesure que les transistors devenaient plus petits, le contrôle du canal par la grille s'affaiblissait et les fuites augmentaient.
FinFET
Les transistors FinFET intègrent des ailettes permettant à la grille de contrôler le canal depuis plusieurs côtés. Ceci améliore le contrôle électrostatique et réduit les courants de fuite. De nombreux SoC pour smartphones populaires, gravés entre 16/14 nm et 4 nm, sont encore basés sur la technologie FinFET.
GAAFET (Porte tout autour)
Les transistors GAAFET recouvrent le canal de manière plus complète (par exemple, grâce à des nanofeuilles), offrant ainsi un meilleur contrôle à des dimensions extrêmement réduites. La transition vers les GAAFET constitue une étape cruciale pour les nœuds de nouvelle génération, car les transistors FinFET commencent à atteindre leurs limites de miniaturisation.
Pour les puces ARM des smartphones, les avantages de GAAFET se feront sentir en termes d'efficacité énergétique — cruciale pour l'autonomie de la batterie — et de stabilité des performances sous fortes charges (jeux, IA embarquée, enregistrement vidéo 4K/8K).
6. Nœud de traitement sur SoC pour smartphone
Bien que les détails varient d'une fonderie à l'autre, les tendances générales sont les suivantes :
7 nm et ses dérivés
Cette technologie représente un bond en avant significatif en termes de densité et d'efficacité par rapport aux technologies 10 nm/12 nm. De nombreux SoC 7 nm ouvrent la voie à des performances GPU améliorées et à une intégration plus complexe des modems.
5 nm/4 nm
L'adoption de la technologie EUV 5 nm se généralise. Le terme « 4 nm » désigne généralement les améliorations apportées à la technologie 5 nm, notamment en termes de densité, de performances ou d'efficacité. À l'ère actuelle, les accélérateurs NPU/IA connaissent une croissance rapide, portée par la demande croissante en traitement d'images de caméra et en IA générative embarquée légère.
3 nm
La gravure à 3 nm représente une étape importante en matière d'efficacité énergétique et de densité. Cependant, les coûts de fabrication augmentent, la complexité de conception s'accroît et la gestion thermique devient de plus en plus cruciale à mesure que la densité croissante des transistors accentue les défis thermiques.
7. Rendement, bac et pourquoi il existe autant de variantes de puces
En production de masse, toutes les puces d'une même plaquette ne sont pas parfaites. Le rendement correspond au pourcentage de puces conformes aux spécifications. Les fonderies et les fabricants de SoC procèdent comme suit :
– tri des plaquettes et tests fonctionnels,
– regroupement par qualité (classement) basé sur la capacité de fréquence/tension,
– parfois désactiver certaines unités (par exemple, certains clusters GPU) pour vendre différentes variantes.
C’est pourquoi il existe sur le marché plusieurs versions de SoC similaires mais aux performances différentes, ou des versions « Plus/Pro » issues de lots de meilleure qualité.
8. Impact de la fabrication sur la conception de l'architecture ARM dans les smartphones
La technologie de fabrication influence la conception des configurations de cœurs ARM par les fournisseurs, comme big.LITTLE ou DynamIQ : une combinaison de cœurs hautes performances et de cœurs basse consommation. Avec les nœuds plus avancés :
– les cœurs hautes performances peuvent fonctionner plus rapidement avec la même consommation d'énergie,
– les cœurs performants peuvent être plus économiques pour les tâches légères,
– la cache peut être agrandie sans agrandir excessivement le dé,
– Des accélérateurs d'IA peuvent être ajoutés pour le traitement de la caméra, la voix et les fonctionnalités génératives.
Mais les nœuds plus petits présentent également des défis : des fuites dans certaines conditions, des variations de fabrication et des exigences de conception plus strictes en matière d’alimentation électrique.
9. Conditionnement et intégration : bien plus que du « nm »
Le progrès des smartphones dépend non seulement de la miniaturisation des transistors, mais aussi de l'intégration des systèmes :
– PoP (Package-on-Package) pour empiler la DRAM sur le SoC afin de gagner de la place.
– Un conditionnement avancé contribue à améliorer le trajet du signal, la bande passante et l'efficacité.
– La conception de l'alimentation et de la dissipation thermique (conception puissance/thermique) détermine les performances soutenues, notamment pour les jeux et les longs enregistrements vidéo.
Si des concepts comme les chiplets gagnent en popularité dans le monde des PC et des serveurs, leur intégration dans les smartphones se heurte à des difficultés liées aux contraintes d'espace, de coût et aux exigences énergétiques strictes. Néanmoins, l'industrie reste ouverte à une intégration toujours plus intelligente.
10. Conclusion
Les technologies de fabrication sont essentielles pour que les puces ARM des smartphones soient toujours plus rapides, économes en énergie et dotées de fonctionnalités toujours plus riches. De la lithographie DUV à la lithographie EUV, des transistors planaires aux FinFET puis aux GAAFET, chaque avancée technologique apporte des changements significatifs aux capacités des SoC : performances de jeu, qualité photo numérique, intelligence artificielle embarquée et autonomie. Mais derrière la finesse de gravure, se cache une réalité complexe : coûts élevés des masques, difficultés de rendement, conception thermique et limitations physiques des transistors. À l’avenir, la combinaison de nœuds plus avancés, d’architectures ARM toujours plus performantes et d’innovations en matière de packaging continuera de façonner la prochaine génération de smartphones.
Si vous le souhaitez, je peux ajouter une section dédiée comparant les rôles de TSMC et de Samsung Foundry, ou créer une version plus technique de l'article (abordant le BEOL, le low-k, la variabilité, la chute de tension IR et la gestion de l'horloge/de l'alimentation) selon les besoins.
