Chipfertigungstechnologie für Tablets
Die Leistungsfähigkeit moderner Tablets wird maßgeblich vom verbauten Chip bestimmt – in der Regel einem SoC (System-on-a-Chip), der CPU, GPU, NPU/KI-Beschleuniger, Modem (bei mobilen Modellen), Bildprozessor (ISP) und Speichercontroller in einem einzigen Gehäuse vereint. Hinter der Fähigkeit, anspruchsvolle Anwendungen auszuführen, Spiele zu spielen, mit einem Stift zu zeichnen oder Multitasking zu betreiben, steckt ein komplexer Prozess: die Chipfertigungstechnologie. Dieser Artikel erläutert die Herstellung von Tablet-Chips, die Bedeutung des Begriffs „Nanometer“, die Relevanz des Fertigungsprozesses für die Akkulaufzeit und die Branchentrends, die die heutigen Tablets prägen.
Vom Design zum Silizium: Ein Überblick über den Fertigungsprozess
Die Chipfertigung beginnt lange bevor ein Siliziumwafer in die Fabrik gelangt. Unternehmen wie Apple, Qualcomm, MediaTek oder Samsung entwerfen SoC-Architekturen typischerweise mithilfe von Hardwarebeschreibungssprachen (HDL) und EDA-Tools (Electronic Design Automation). Nach der Verifizierung des Logikdesigns folgen Synthese, Platzierung und Verdrahtung sowie Timing- und Leistungsverbrauchsanalysen. Das finale Design wird anschließend in einen Maskensatz umgewandelt – eine Reihe von fotolithografischen „Stempeln“, die die Transistormuster und Verbindungspfade auf den Wafer übertragen.
Sobald das Design fertiggestellt ist, führen Halbleiterhersteller wie TSMC oder Samsung Foundry den Fertigungsprozess in Reinräumen mit strengster Partikelkontrolle durch. Aufgrund der extrem kleinen Transistorstrukturen kann bereits ein einzelnes Staubkorn mehrere Chips auf einem Wafer beschädigen.
Siliziumwafer: Leinwand für Transistoren
Chips werden auf Siliziumwafern hergestellt – Scheiben aus hochreinem Silizium mit typischerweise 300 mm Durchmesser. Diese Wafer werden auf perfekte Planheit poliert und anschließend durch Verfahren wie die folgenden mit verschiedenen dünnen Materialschichten beschichtet:
– Oxidation: Es bildet sich eine Schicht aus Siliziumdioxid.
– CVD/PVD/ALD: Aufbringen oder Abscheiden von Schichten wie Nitrid, High-k-Dielektrikum oder Metall.
– Ionenimplantation: Das „Schießen“ von Ionen zur Bildung der für den Transistor erforderlichen n- und p-leitenden Bereiche.
– Glühen: Erhitzen zur Verbesserung des Kristallgitters und zur Aktivierung des Dotierstoffs.
Diese Schritte wiederholen sich wiederholt und bilden so die Struktur der Transistoren und anschließend das Netzwerk aus Metalldrähten (Verbindungsleitungen), die Milliarden von Transistoren zu einem kompletten Computersystem verbinden.
Fotolithografie: Schaltkreise mit Licht zeichnen
Das Herzstück moderner Fertigungsverfahren ist die Fotolithografie, die mithilfe von Licht ein Muster von einer Maske auf einen Wafer überträgt. Der Wafer wird mit einem Fotolack (einem lichtempfindlichen Material) beschichtet und anschließend durch ein hochpräzises optisches System belichtet. Danach wird der Wafer entwickelt, um Teile des Fotolacks aufzulösen. Zurück bleibt ein Muster, das in nachfolgenden Ätz- oder Beschichtungsprozessen verwendet werden kann.
Je kleiner das druckbare Muster, desto höher die Transistordichte. Hier kommen Technologien wie DUV (Deep Ultraviolet) und EUV (Extreme Ultraviolet) zum Einsatz:
– DUV (193 nm): Wird seit Langem verwendet und ist für viele Schichten immer noch dominant. Bei kleinen Strukturgrößen erfordert DUV häufig Mehrfachmusterung (Drucken sich wiederholender Muster mit mehreren Masken), was die Kosten und die Komplexität erhöht.
– EUV (13,5 nm): ermöglicht das Drucken kleinerer Strukturen mit weniger Schritten, wodurch die Prozessvariabilität verringert und die Ausbeute bei fortgeschrittenen Knoten erhöht wird.
Hochwertige Tablet-Chips werden typischerweise in Verfahren hergestellt, die EUV nutzen, um die beste Dichte und Effizienz zu erzielen.
Was bedeutet „Nanometer“ im Fertigungsprozess?
Bezeichnungen wie 7 nm, 5 nm und 3 nm werden häufig verwendet, um Prozessgenerationen zu gruppieren. Die moderne Angabe „nm“ ist jedoch keine einzelne, wörtliche Messgröße mehr (z. B. die Gate-Länge eines Transistors). Sie steht vielmehr für ein Paket technologischer Verbesserungen: Transistordichte, Energieeffizienz, Leistung und Designregeln.
Im Allgemeinen ermöglichen kleinere Knoten Folgendes:
– Mehr Transistoren auf derselben Fläche → umfangreichere Funktionen (größere GPU, leistungsfähigere NPU).
– Geringerer Stromverbrauch bei gleicher Leistung → längere Akkulaufzeit.
– Höhere Leistung bei gleichem Stromverbrauch → schnelleres Tablet ohne Überhitzung.
Kleinere Strukturgrößen sind jedoch auch teurer und schwieriger herzustellen, weshalb sie üblicherweise für Premium-Tablet-SoCs verwendet werden.
Entwicklung der Transistorstruktur: Planar → FinFET → GAAFET
Um Transistoren auch bei kleinen Abmessungen „kontrollierbar“ zu halten, hat sich ihre physikalische Struktur weiterentwickelt:
1. Planarer MOSFET: ein klassischer flacher Transistor, der mit abnehmender Größe Schwierigkeiten mit Leckströmen hat.
2. FinFET: Ein Transistor mit Lamellen (Fins), die die Gate-Steuerung des Kanals verbessern, Leckströme unterdrücken und die Effizienz erhöhen. Viele Tablet-Chips mit Strukturgrößen von 16 nm bis 5 nm basieren auf Varianten des FinFET.
3. GAAFET (Gate-All-Around): Die nächste Generation nach FinFET, bei der das Gate den Kanal (oft ein Nanosheet) umschließt, um eine noch bessere Kontrolle zu ermöglichen. Diese Technologie zielt auf Effizienz und weitere Skalierung bei sehr kleinen Strukturgrößen ab.
Bei Tablets ermöglichen fortschrittlichere Transistorstrukturen, dass auch innerhalb enger thermischer Grenzen eine hohe Leistung erzielt werden kann – denn Tablets verfügen nicht über die Kühlkammern von Laptops.
Verbindungsschichten: Die „Autobahnen“ im Inneren des Chips
Transistoren sind nicht der einzige wichtige Faktor. Die Verbindungen zwischen den Blöcken (CPU, GPU, Cache, Speichercontroller) erfordern ein mehrschichtiges Metallnetzwerk. Die Herstellung dieser Verbindungen umfasst Folgendes:
– Dielektrikum mit niedriger Dielektrizitätskonstante zur Reduzierung der Kapazität (Reduzierung des Stromverbrauchs und Erhöhung der Signalgeschwindigkeit).
– Metallisierung (im Allgemeinen Kupfer sowie eine Sperrschicht).
– CMP (Chemical Mechanical Planarization) zum Glätten der Oberfläche in jedem Arbeitsgang.
Bei modernen Tablet-SoC-Designs wird die Leistung oft durch „Entfernung“ und Pfadwiderstand begrenzt, daher ist die Optimierung der Verbindungen und der Topologie (z. B. Bus, Fabric oder NoC) genauso wichtig wie schnelle Transistoren.
Ausbeute, Sortierung und Qualität: Warum nicht alle Chips gleich sind
Sobald ein Wafer fertiggestellt ist, wird jeder Chip getestet. Nicht alle Chips sind fehlerfrei – mikroskopische Defekte können zum Ausfall einzelner Chips führen. Die Ausbeute (Yield) gibt den Prozentsatz der Chips an, die einwandfrei funktionieren. Fortschrittliche Fertigungsprozesse stellen in Bezug auf die Ausbeute tendenziell eine größere Herausforderung dar, insbesondere in der frühen Produktionsphase.
Neben der Bewertung „bestanden/nicht bestanden“ werden Chips auch anhand ihrer Frequenzfähigkeit und ihres Stromverbrauchs klassifiziert (eingeteilt). Dies ist ein Grund dafür, dass Leistungsschwankungen zwischen einzelnen Geräten auftreten können, selbst wenn diese noch innerhalb der zulässigen Spezifikationen liegen.
Für Tablettenhersteller wirkt sich die Ausbeute auf die Kosten aus: Ein 3-nm-Prozess bietet zwar eine hohe Effizienz, erhöht aber auch den Waferpreis und die Produktionskomplexität.
Verpackung: Chips mit der realen Welt verbinden
Nach dem Ausschneiden des Chips vom Wafer (Vereinzelung) wird dieser verpackt. Bei Tablets bestimmt die Verpackung maßgeblich die Platinengröße, die Signaleffizienz und den Stromverbrauch. Einige gängige Verfahren:
– Flip-Chip-BGA: Der Chip wird umgedreht und mit Bump-Lötverbindungen auf dem Substrat befestigt, wodurch eine kürzere Verbindung als bei der Drahtbondierung entsteht.
– PoP (Package on Package): Der Arbeitsspeicher (RAM) wird auf dem SoC gestapelt, wodurch die Wege verkürzt und Platz gespart wird – üblich bei Mobilgeräten.
– Fortschrittliche Gehäusekonstruktionen: einschließlich Interposer, Fan-Outs oder komplexerer Stapel zur Steigerung der Bandbreite und Effizienz.
Die Verpackung ist entscheidend, da Tablets dünn, leicht und dennoch kompakt sein müssen. Auch die Wärmeleistung wird beeinflusst: Die Wärme muss über Wärmeleitmaterialien und Wärmeverteiler vom Chip zum Gehäuse des Geräts abgeführt werden.
Auswirkungen der Fertigung auf die Benutzererfahrung von Tablets
Fertigungstechnologie ist nicht nur eine Angelegenheit der Fabrik; sie wird von den Anwendern direkt wahrgenommen durch:
– Akkulaufzeit: Fortschrittlichere Knoten und effizientere Transistoren reduzieren den Stromverbrauch im Leerlauf und bei mittlerer Last.
– Temperatur und Drosselung: Tablets stoßen an Kühlungsgrenzen. Effizientere Chips können die Leistung länger aufrechterhalten, ohne die Frequenzen zu senken.
– On-Device-KI-Funktionen: Eine größere, energieeffizientere NPU ermöglicht Funktionen wie Handschrifterkennung, intelligente Fotobearbeitung oder Transkription, ohne dass man sich immer auf die Cloud verlassen muss.
– Grafik und Anzeige: Leistungsstärkere GPUs unterstützen hohe Bildwiederholraten, große Auflösungen und komplexere Rendering-Prozesse.
Zukunftstrends: Chiplets, 3D-Stapelung und extreme Effizienz
Die Branche entwickelt sich in mehrere Hauptrichtungen:
1. Chiplet und Disaggregation: Aufteilung eines großen SoC in mehrere Dies, die durch schnelle Verbindungen miteinander verbunden sind. Dies kann die Designflexibilität und die Ausbeute erhöhen, führt aber auch zu einer höheren Komplexität der Gehäusekonstruktion.
2. 3D-Stapelung: Stapeln von Chips (Logik und Speicher), um Signalwege zu verkürzen und die Bandbreite zu erhöhen – vielversprechend für KI und Grafik.
3. Optimierung der „Leistung pro Watt“: Da die Hauptbeschränkungen von Tablets in der Batterie und der Wärmeentwicklung liegen, wird sich die Innovation in der Fertigung weiterhin auf die Effizienz und nicht nur auf die Spitzenfrequenz konzentrieren.
Penutup
Die Chipfertigungstechnologie für Tablets ist eine komplexe Kombination aus Schaltungsdesign, Materialwissenschaft, hochpräziser Fotolithografie, fortschrittlichen Transistorstrukturen, mehrlagigen Verbindungen und fortschrittlichen Gehäusetechnologien. Jeder Prozessschritt – von DUV zu EUV, von FinFET zu GAAFET, von traditionellen zu fortschrittlichen Gehäusetechnologien – führt letztendlich zu dem, was Nutzer erleben: schnellere, energieeffizientere und stabilere Tablets. Im Zeitalter des mobilen Computings, das zunehmend KI und leistungsstarke Grafik erfordert, bleibt die Chipfertigung ein Innovationszentrum, das die zukünftige Entwicklung von Tablets maßgeblich prägen wird.
