Tecnulugia di fabricazione di chip ARM per smartphones
U sviluppu di i smartphones muderni hè largamente determinatu da l'avanzamentu di i processori (SoCs/System-on-Chips), chì sò u "cervellu" di u dispusitivu. Parechji SoC populari - cum'è Snapdragon, Dimensity, Exynos, è ancu Apple Silicon - utilizanu l'architettura ARM cum'è basa per e so istruzioni è u disignu di a CPU. Tuttavia, e prestazioni è l'efficienza sò determinate micca solu da l'architettura, ma ancu da a tecnulugia di fabricazione: u prucessu di fabricazione di semiconduttori chì cunverte i disinni di circuiti in chip fisichi nantu à wafer di siliciu. Questu articulu discute cumu a tecnulugia di fabricazione di chip basata nantu à ARM per i smartphones hà evolutu, cumu funziona u prucessu, è perchè i nodi cum'è 7nm, 5nm, 4nm è 3nm sò diventati cusì impurtanti.
1. ARM: Architettura vs "Chip ARM"
Prima, chiarimu: ARM ùn hè micca un fabricatore di chip. ARM (Arm Ltd.) cuncepisce principalmente architetture di set d'istruzzioni (ISA) è core IP cum'è Cortex-A (CPU d'applicazione), Cortex-X (ad alte prestazioni), Cortex-R (in tempu reale) è GPU Mali (in certi SoC). Cumpagnie cum'è Qualcomm, MediaTek, Samsung è Apple tandu:
– licenza di l'architettura ARM,
– cumbinallu cù altri cumpunenti (GPU, ISP, NPU, modem, cache, interconnessione),
– è pruducelu per mezu di fonderie cum'è TSMC o Samsung Foundry.
Cusì quandu a ghjente dice "chip ARM", di solitu volenu dì un SoC per smartphone chì usa l'ARM ISA, mentre chì u prucessu di fabricazione hè realizatu da una fonderia di semiconduttori.
2. Perchè a tecnulugia di fabricazione hè impurtante?
A tecnulugia di fabricazione, spessu chjamata nodu di prucessu (per esempiu 7 nm, 5 nm, 3 nm), affetta trè cose principali:
1. Prestazione: i transistor più chjuchi ponu generalmente cambià più velocemente.
2. Efficienza energetica: i requisiti di dispersione è di tensione ponu esse ridutti, ancu s'ellu ùn sò micca sempre linearmente.
3. Densità: più transistor per unità di superficie; chì permette cache più grande, CPU più cumplesse, GPU più ampie è acceleratori IA più putenti.
Tuttavia, u numeru "nm" ùn rapprisenta più una sola dimensione fisica di transistor cum'è in u passatu. Hè più una designazione di nodu ligata à un inseme di tecnulugie litografiche, regule di cuncepimentu è caratteristiche di densità/efficienza.
3. Tappe principali di a fabricazione di Smartphone SoC
In generale, u viaghju da a cuncepzione di chip à u pruduttu smartphone passa per parechje tappe:
a) Cuncepimentu è Verificazione
I venditori di SoC cuncepiscenu i blocchi IP (CPU, GPU, NPU), dopu realizanu a simulazione, a verificazione funzionale, a verificazione di u timing (STA) è a firma fisica (DRC/LVS). U cuncepimentu deve esse cumpatibile cù u kit di cuncepimentu di prucessu (PDK) di u nodu di destinazione.
b) Rimozione di u nastro adesivo
U tape-out hè u puntu in u quale u disignu finale hè mandatu à a fonderia per esse trasfurmatu in un inseme di maschere (fotomaschera). Questa hè una tappa cara è risicata: e revisioni di u disignu dopu u tape-out ponu significà costi significativi è ritardi di calendariu.
c) Pruduzzione di wafer: Front-End-of-Line (FEOL)
FEOL hè a furmazione di transistor nantu à una cialda - da u doping, a furmazione di canali, a furmazione di porte, l'isolamentu, ecc. In l'era muderna, e strutture di transistor anu evolutu da planari à FinFET (fin) è si movenu versu GAAFET (gate-all-around).
d) Interconnessione: Back-End-of-Line (BEOL)
Una volta chì i transistor sò assemblati, si aghjunghjenu strati metallichi impilati (rame/dielettricu à bassa k) per cunnette i transistor in un circuitu. In i SoC muderni, u numeru di strati metallichi pò esse abbastanza grande per risponde à i bisogni di u routing di dati densu.
e) Tagliatura à cubetti, imballaggio è test
I wafer sò tagliati in stampi è poi imballati. Per i smartphones, l'imballu deve supportà:
– dimensione compatta,
– dissipazione di u calore,
– alta integrità di u signale,
– cunsumu energeticu bassu.
Tecniche cum'è flip-chip, imballaggio à livellu di wafer è integrazione PoP (Package-on-Package) sò aduprate spessu.
4. Litografia: A Chjave per Restringe i Transistor
A litografia hè u prucessu di "stampà" mudelli di circuiti nantu à una cialda aduprendu luce è fotoresist. Più chjuche sò e caratteristiche da stampà, più difficiule hè u prucessu.
DUV contr'à EUV
– DUV (Deep Ultraviolet) usa una lunghezza d'onda di 193 nm. Per i picculi nodi, DUV richiede tecniche di multipatterning cumplesse è costose (patterning doppiu, triplu, quadruplu).
– EUV (Extreme Ultraviolet) usa una lunghezza d'onda di 13,5 nm. EUV simplifica a stampa di caratteristiche assai chjuche, riduce u numeru di passi di multipatterning, aumenta a precisione è potenzialmente migliora u rendimentu, ancu s'è i costi di l'equipaggiu sò assai alti.
I primi nodi di 7 nm si basavanu assai nantu à u multipatterning DUV, mentre chì 5 nm è 3 nm si basanu sempre di più nantu à EUV in strati più critichi.
5. Evoluzione di a struttura di i transistor: Planare → FinFET → GAAFET
Planar
I transistor planari eranu duminanti finu à circa 28 nm-20 nm. À misura chì i transistor sò diventati più chjuchi, u cuntrollu di a porta di u canale s'hè indebulitu è a perdita hè aumentata.
FinFET
I FinFET introducenu "alette" cusì chì a porta cuntrolla u canale da parechji lati. Questu migliora u cuntrollu elettrostaticu è sopprime e perdite. Parechji SoC di smartphone populari in a gamma da 16/14 nm à 4 nm sò sempre basati nantu à i FinFET.
GAAFET (Porta-Tuttu-Intornu)
I GAAFET coprenu u canale più cumpletamente (per esempiu, nanosheets), furnendu un megliu cuntrollu à dimensioni assai chjuche. A transizione à i GAAFET hè un passu criticu per i nodi di prossima generazione mentre i FinFET cumincianu à ghjunghje à i so limiti di scalatura.
Per i chip ARM di i smartphone, i benefici di GAAFET si feranu sente in l'efficienza energetica - cruciale per a durata di a batteria - è in a stabilità di e prestazioni sottu carichi pesanti (ghjochi, IA in u dispositivu, registrazione video 4K/8K).
6. Nodu di prucessu nantu à u SoC di Smartphone
Mentre chì i dettagli varianu trà e fonderie, e tendenze generali sò e seguenti:
7 nm è i so derivati
Stu nodu rapprisenta un saltu significativu in densità è efficienza paragunatu à 10nm/12nm. Parechji SoC di 7nm aprenu a strada à prestazioni GPU migliorate è à una integrazione di modem più cumplessa.
5 nm / 4 nm
5nm principia à vede l'adopzione di EUV diventà più diffusa. "4nm" si riferisce spessu à miglioramenti rispetto à 5nm cù ottimizzazioni di densità, prestazioni o efficienza migliorate. In quest'epoca, l'acceleratori NPU/AI crescenu rapidamente per via di a dumanda di trasfurmazioni di camere computazionali è di IA generativa leggera in u dispositivu.
3 nm
3 nm hè una tappa significativa per l'efficienza energetica è a densità. Tuttavia, i costi di fabricazione sò in crescita, a cumplessità di u cuncepimentu hè in crescita è a gestione termica diventa sempre più critica postu chì i transistor più densi aumentanu e sfide termiche.
7. Rendimentu, Bin, è Perchè Ci Sò Tante Varianti di Chip
In a pruduzzione di massa, micca tutti i die nantu à una cialda sò perfetti. U rendimentu hè a percentuale di chip chì rispettanu e specifiche. E fonderie è i venditori di SoC facenu cusì:
– classificazione di wafer è test funzionali,
– raggruppamentu di qualità (binning) basatu annantu à a capacità di frequenza/tensione,
– qualchì volta disattivanu alcune unità (per esempiu certi cluster di GPU) per vende diverse varianti.
Questa hè a ragione per a quale ci sò parechje versioni di SoC in u mercatu chì sò simili ma anu prestazioni diverse, o versioni "Plus / Pro" chì venenu da bins di qualità superiore.
8. Impattu di a fabricazione nantu à u cuncepimentu di l'architettura ARM in i smartphones
A tecnulugia di fabricazione influenza u modu in cui i venditori cuncepiscenu cunfigurazioni di core ARM, cum'è big.LITTLE o DynamIQ: una cumbinazione di core d'alte prestazioni è core di bassa putenza. Cù nodi più avanzati:
– i core d'altu rendimentu ponu funziunà più velocemente cù a listessa putenza,
– i nuclei efficienti ponu esse più ecunomichi per i travaglii ligeri,
– a cache pò esse ingrandita senza ingrandà eccessivamente u dadu,
– L'acceleratori di l'IA ponu esse aghjunti per u trattamentu di a camera, a voce è e funzioni generative.
Ma i nodi più chjuchi portanu ancu sfide: perdite in certe cundizioni, variazioni di fabricazione è requisiti di cuncepimentu di erogazione di putenza più severi.
9. Imballaggio è Integrazione: Micca Solu "nm"
U prugressu di i smartphones ùn dipende micca solu da i picculi transistor, ma ancu da l'integrazione di u sistema:
– PoP (Package-on-Package) per impilà a DRAM sopra u SoC per risparmià spaziu.
– L'imballaggio avanzatu aiuta à migliurà u percorsu di u signale, a larghezza di banda è l'efficienza.
– U cuncepimentu di putenza è termicu (cuncepimentu di putenza/termicu) determina e prestazioni sustenute, in particulare per i ghjochi è e registrazioni video di longa durata.
Mentre chì i cuncetti cum'è i chiplets stanu guadagnendu pupularità in u mondu di i PC/server, a so implementazione in i smartphones hè più difficiule per via di i vincoli di spaziu, di i vincoli di costu è di i requisiti energetichi rigorosi. Eppuru, l'industria ferma aperta à una integrazione sempre più intelligente.
10. Kesimpulan
A tecnulugia di fabricazione hè a basa chì permette à i chip basati nantu à ARM in i smartphones di diventà sempre più veloci, efficienti in termini di energia è ricchi di funzioni. Da a litografia DUV à a litografia EUV, da i transistor planari à FinFET à GAAFET, ogni saltu di prucessu porta cambiamenti significativi à e capacità di i SoC: prestazioni di ghjocu, qualità di a camera computazionale, IA in u dispositivu è efficienza di a batteria. Ma daretu à u numeru "nm" si trova una realtà cumplessa: costi elevati di maschera, sfide di rendimentu, cuncepimentu termicu è limitazioni di a fisica di i transistor. Guardendu avanti, a cumbinazione di nodi più avanzati, cuncepimenti di architettura ARM sempre più efficienti è innovazioni di imballaggio continueranu à furmà a prossima generazione di smartphones.
Sè vo vulete, possu aghjunghje una sezzione dedicata chì paraguna i roli di TSMC vs Samsung Foundry, o creà una versione più tecnica di l'articulu (discutendu BEOL, low-k, variabilità, caduta IR, è clock/power gating) secondu i bisogni.
