Tecnologia de fabricació de xips ARM per a telèfons intel·ligents
El desenvolupament dels telèfons intel·ligents moderns està determinat en gran mesura per l'avanç dels processadors (SoCs/System-on-Chips), que són el "cervell" del dispositiu. Molts SoCs populars, com ara Snapdragon, Dimensity, Exynos i fins i tot Apple Silicon, utilitzen l'arquitectura ARM com a base per a les instruccions i el disseny de la seva CPU. Tanmateix, el rendiment i l'eficiència no només estan determinats per l'arquitectura, sinó també per la tecnologia de fabricació: el procés de fabricació de semiconductors que converteix els dissenys de circuits en xips físics en oblies de silici. Aquest article analitza com ha evolucionat la tecnologia de fabricació de xips basada en ARM per a telèfons intel·ligents, com funciona el procés i per què nodes com ara 7 nm, 5 nm, 4 nm i 3 nm s'han tornat tan importants.
1. ARM: Arquitectura vs. “Xip ARM”
Primer, aclarim: ARM no és un fabricant de xips. ARM (Arm Ltd.) dissenya principalment arquitectures de conjunts d'instruccions (ISA) i nuclis IP com ara Cortex-A (CPU d'aplicacions), Cortex-X (alt rendiment), Cortex-R (temps real) i GPU Mali (en alguns SoC). Empreses com Qualcomm, MediaTek, Samsung i Apple després:
– llicències d'arquitectura ARM,
– combinar-ho amb altres components (GPU, ISP, NPU, mòdem, memòria cau, interconnexió),
– i produir-lo a través de foneries com ara TSMC o Samsung Foundry.
Així doncs, quan la gent diu "xip ARM", normalment es refereixen a un SoC per a telèfons intel·ligents que utilitza l'ARM ISA, mentre que el procés de fabricació el duu a terme una foneria de semiconductors.
2. Per què és important la tecnologia de fabricació?
La tecnologia de fabricació, sovint anomenada node de procés (per exemple, 7 nm, 5 nm, 3 nm), afecta tres aspectes principals:
1. Rendiment: els transistors més petits generalment poden commutar més ràpidament.
2. Eficiència energètica: es poden reduir els requisits de fuites i voltatge, tot i que no sempre de manera lineal.
3. Densitat: més transistors per unitat d'àrea; permetent memòries cau més grans, CPU més complexes, GPU més àmplies i acceleradors d'IA més potents.
Tanmateix, el nombre "nm" ja no representa una única mida física de transistor com ho feia en el passat. És més aviat una designació de node relacionada amb un conjunt de tecnologies litogràfiques, regles de disseny i característiques de densitat/eficiència.
3. Principals etapes de la fabricació d'un SoC per a telèfons intel·ligents
En general, el procés des del disseny d'un xip fins al producte d'un telèfon intel·ligent passa per diverses etapes:
a) Disseny i verificació
Els proveïdors de SoC dissenyen els blocs IP (CPU, GPU, NPU) i després realitzen la simulació, la verificació funcional, la verificació de temps (STA) i la signatura física (DRC/LVS). El disseny ha de ser compatible amb el kit de disseny de processos (PDK) del node de destinació.
b) Desmuntatge de cinta
El desemmotllament és el punt en què el disseny final s'envia a la foneria per convertir-lo en un conjunt de màscares (fotomàscara). Aquesta és una etapa costosa i arriscada: les revisions del disseny després del desemmotllament poden significar costos i retards importants en el calendari.
c) Producció de galetes: Front-End-of-Line (FEOL)
FEOL és la formació de transistors en una oblia: des del dopatge, la formació de canals, la formació de portes, l'aïllament, etc. A l'era moderna, les estructures de transistors han evolucionat de planars a FinFET (aleta) i s'estan movent cap a GAAFET (gate-all-around).
d) Interconnexió: Final de línia (BEOL)
Un cop muntats els transistors, s'afegeixen capes metàl·liques apilades (coure/dielèctric de baixa k) per connectar els transistors a un circuit. En els SoC moderns, el nombre de capes metàl·liques pot ser força gran per satisfer les necessitats d'un enrutament dens de dades.
e) Tallatge, envasat i proves
Les oblies es tallen en motlles i després s'envasen. Per als telèfons intel·ligents, l'envasament ha de ser compatible amb:
– mida compacta,
– dissipació de calor,
– alta integritat del senyal,
– baix consum d'energia.
Freqüentment s'utilitzen tècniques com ara el flip-chip, l'encapsulament a nivell de làmina i la integració PoP (Package-on-Package).
4. Litografia: la clau per reduir la mida dels transistors
La litografia és el procés d'"imprimir" patrons de circuits en una oblia utilitzant llum i fotoresist. Com més petites siguin les característiques a imprimir, més difícil serà el procés.
DUV vs EUV
– El DUV (ultraviolat profund) utilitza una longitud d'ona de 193 nm. Per a nodes petits, el DUV requereix tècniques complexes i cares de multipatterning (patterning doble, triple i quàdruple).
– L'EUV (ultraviolat extrem) utilitza una longitud d'ona de 13,5 nm. L'EUV simplifica la impressió de característiques molt petites, redueix el nombre de passos de multipatterning, augmenta la precisió i potencialment millora el rendiment, tot i que els costos de l'equip són molt elevats.
Els primers nodes de 7 nm depenien en gran mesura del multipatterning DUV, mentre que els de 5 nm i 3 nm depenen cada cop més de l'EUV en capes més crítiques.
5. Evolució de l'estructura del transistor: Planar → FinFET → GAAFET
Planar
Els transistors planars eren dominants fins a uns 28 nm–20 nm. A mesura que els transistors es feien més petits, el control de la porta del canal es debilitava i les fuites augmentaven.
FinFET
Els FinFET introdueixen "aletes" de manera que la porta controla el canal des de múltiples costats. Això millora el control electrostàtic i suprimeix les fuites. Molts SoC populars per a telèfons intel·ligents en el rang de 16/14 nm a 4 nm encara es basen en FinFET.
GAAFET (Gate-All-Around)
Els GAAFET cobreixen el canal més completament (per exemple, nanofulles), proporcionant un millor control a mides molt petites. La transició als GAAFET és un pas crític per als nodes de la propera generació a mesura que els FinFET comencen a assolir els seus límits d'escalat.
Per als xips ARM dels telèfons intel·ligents, els beneficis de GAAFET es faran notar en l'eficiència energètica, crucial per a la durada de la bateria, i en l'estabilitat del rendiment sota càrregues elevades (jocs, IA al dispositiu, gravació de vídeo 4K/8K).
6. Node de procés en un SoC per a telèfons intel·ligents
Tot i que els detalls varien entre les foneries, les tendències generals són les següents:
7 nm i els seus derivats
Aquest node representa un salt significatiu en densitat i eficiència en comparació amb els 10 nm/12 nm. Molts SoC de 7 nm obren el camí per a un millor rendiment de la GPU i una integració de mòdems més complexa.
5 nm / 4 nm
L'adopció de l'EUV comença a generalitzar-se amb 5 nm. "4 nm" sovint fa referència a millores respecte als 5 nm amb optimitzacions de densitat, rendiment o eficiència millorades. En aquesta era, els acceleradors NPU/AI estan creixent ràpidament a causa de la demanda de processament computacional de càmeres i IA generativa lleugera al dispositiu.
3 nm
3 nm és una fita important per a l'eficiència energètica i la densitat. Tanmateix, els costos de fabricació augmenten, la complexitat del disseny augmenta i la gestió tèrmica esdevé cada cop més crítica a mesura que els transistors més densos augmenten els reptes tèrmics.
7. Rendiment, contenidor i per què hi ha tantes variants de xips
En la producció en massa, no tots els chips d'una oblia són perfectes. El rendiment és el percentatge de xips que compleixen les especificacions. Les foneries i els proveïdors de SoC fan el següent:
– classificació d'oblies i proves funcionals,
– agrupació de qualitat (binning) basada en la capacitat de freqüència/tensió,
– de vegades desactiven algunes unitats (per exemple, certs clústers de GPU) per vendre variants diferents.
Aquesta és la raó per la qual hi ha diverses versions de SoC al mercat que són similars però amb un rendiment diferent, o versions "Plus/Pro" que provenen de bins de més qualitat.
8. Impacte de la fabricació en el disseny de l'arquitectura ARM en telèfons intel·ligents
La tecnologia de fabricació influeix en com els proveïdors dissenyen configuracions de nuclis ARM, com ara big.LITTLE o DynamIQ: una combinació de nuclis d'alt rendiment i nuclis de baix consum. Amb nodes més avançats:
– els nuclis d'alt rendiment poden funcionar més ràpid amb la mateixa potència,
– els nuclis eficients poden ser més econòmics per a tasques lleugeres,
– es pot ampliar la memòria cau sense ampliar excessivament el dau,
– Es poden afegir acceleradors d'IA per al processament de la càmera, la veu i les funcions generatives.
Però els nodes més petits també comporten reptes: fuites en determinades condicions, variacions de fabricació i requisits de disseny de subministrament d'energia més estrictes.
9. Empaquetatge i integració: no només "nm"
El progrés dels telèfons intel·ligents no només depèn de petits transistors, sinó també de la integració del sistema:
– PoP (Package-on-Package) per apilar DRAM sobre el SoC per estalviar espai.
– L'empaquetament avançat ajuda a millorar la ruta del senyal, l'amplada de banda i l'eficiència.
– El disseny tèrmic i de potència (disseny tèrmic/de potència) determina el rendiment sostingut, especialment per a jocs i gravacions de vídeo de llarga durada.
Tot i que conceptes com els xiplets estan guanyant popularitat en el món dels PC/servidors, la seva implementació en telèfons intel·ligents és més difícil a causa de les restriccions d'espai, les restriccions de cost i els requisits d'energia estrictes. No obstant això, la indústria continua oberta a una integració cada cop més intel·ligent.
10. Kesimpulan
La tecnologia de fabricació és la base que permet que els xips basats en ARM en telèfons intel·ligents siguin cada cop més ràpids, eficients energèticament i rics en funcions. Des de la litografia DUV fins a la EUV, des dels transistors planars fins a FinFET i GAAFET, cada salt de procés comporta canvis significatius en les capacitats dels SoC: rendiment dels jocs, qualitat computacional de la càmera, IA al dispositiu i eficiència de la bateria. Però darrere del nombre de "nm" hi ha una realitat complexa: elevats costos de màscara, reptes de rendiment, disseny tèrmic i les limitacions de la física dels transistors. De cara al futur, la combinació de nodes més avançats, dissenys d'arquitectura ARM cada cop més eficients i innovacions en encapsulat continuaran donant forma a la propera generació de telèfons intel·ligents.
Si voleu, puc afegir una secció dedicada que compari les funcions de TSMC i Samsung Foundry, o crear una versió més tècnica de l'article (parlant de BEOL, low-k, variabilitat, caiguda d'IR i control de rellotge/potència) segons calgui.
